ascend的专栏

转自http://blog.youkuaiyun.com/ce123_zhouwei/article/details/6964008片上总线Wishbone 学习（十二）总线周期之块写操作异步周期结束方式         块写操作的例子如图1所示。图1的一次块写操作由五个相互关联的单次写操作完成。          在时钟上升沿0，主设备将地址信号ADR_O()、TGA_O()

转自http://blog.youkuaiyun.com/ce123_zhouwei/article/details/6933926片上总线Wishbone 学习（十）总线周期之单写读操作异步周期结束方式             单次写操作如图1所示。      在时钟上升沿0，主设备将地址信号ADR_O()、TGA_O()放到总线上，将数据信号DAT_O()、TGD_

转自http://blog.youkuaiyun.com/ce123_zhouwei/article/details/7013700片上总线Wishbone 学习（十三）总线周期之RMW操作          在操作系统中，有一种重要的进程间的同步机制称作信号量机制。信号量即当前可用资源的计数。信号量是一个用来实现同步的整型或记录型(Record)变量，除了初始化外，对它只能执行等待和释放

转自http://blog.youkuaiyun.com/ce123_zhouwei/article/details/6933917片上总线Wishbone 学习（九）总线周期之单次读操作异步周期结束方式       单次读操作每次操作只完成一次读或者写，是最基本的总线操作方式。但是，Wishbone主设备或者从设备也可以不支持单次读/写操作，甚至没有地址和数据总线。    

转自http://blog.youkuaiyun.com/ce123_zhouwei/article/details/6951624片上总线Wishbone 学习（八）周期的同步结束和异步结束         为了实现在给定时钟频率下的最大可能吞吐量，Wishbone采用了周期异步结束方式。这样做的结果是从主设备的STB_O到从设备的ACK_O/ERR_O/RTY_O再到主设备的ACK_I

转自http://blog.youkuaiyun.com/ce123_zhouwei/article/details/6933756片上总线Wishbone 学习（七）总线周期之握手协议        由于在整个总线周期，CYC_O必须始终保持有效，因此，此后我们将在给出的图中忽略该信号，只在必要的时候给出。        握手发生在主设备和从设备之间。握手协议是主设备和从设备在握

转自http://blog.youkuaiyun.com/ce123_zhouwei/article/details/6933563片上总线Wishbone 学习（五）总线周期之复位操作总线周期概述        一个总线周期由多个不可分的时钟周期构成，完成单次读/写操作、块读/写操作或者读改写操作。总线周期也分为单次读/写周期、块读/写周期和读改写周期。一次块读/写总线周期完成多

转自http://blog.youkuaiyun.com/ce123_zhouwei/article/details/6929897片上总线Wishbone 学习（四）接口信号定义        所有的Wishbone接口信号都是高电平有效，设计成高电平有效的主要原因是由于低电平有效信号的书写问题，不同的设计者表达低电平有效信号的方式不同，拿最常见的低电平有效的复位信号来说，其表示方法就有_R

转自http://blog.youkuaiyun.com/ce123_zhouwei/article/details/6929820片上总线Wishbone 学习（三）Wishbone互联的类型           Wishbone可变互连方式允许系统工程师可以采用不同的IP核互连方式，以满足不同场合的要求。Wishbone规范支持的互联类型有四种：点到点、数据流方式、共享总线、交叉（Cros

转自http://blog.youkuaiyun.com/ce123_zhouwei/article/details/6929728片上总线Wishbone 学习（二）Wishbone总线标准介绍Wishbone总线产生、发展            市场是推动技术前进的主要动力，人们对各种电子产品不断的更新，更好，更完美的追求刺激了技术的不断升级和创新。反映在IC设计领域，人们开始追求芯片

转自http://blog.youkuaiyun.com/ce123_zhouwei/article/details/6926425片上总线Wishbone 学习（一）片上总线综述1 引言         传统的IC设计方法已无法适应新的SoC设计要求，需要根本的变革，即从以功能设计为基础的传统IC设计流程转变到以功能整合为基础的SoC设计全新流程。SoC设计以IP的设计复用和功能

转自http://blog.youkuaiyun.com/ce123_zhouwei/article/details/6933605片上总线Wishbone 学习（六）总线周期之操作发起            一个总线周期由至少一次总线操作构成。操作总是由主设备发起，主设备发起的操作可以是单次读/写、块读/写或者RMW操作。当主设备将CYC_O置为高时，一个总线周期开始。总线周期开始后，当

转自http://blog.youkuaiyun.com/ce123_zhouwei/article/details/6963971片上总线Wishbone 学习（十一）总线周期之块读操作异步周期结束方式            块读/写操作每次读/写数据多次。块读/写操作实际上是由顺序进行的多个单次读/写操作组合而成的。在同时存在多个主设备时，块读/写操作非常有用，一个块读写一般是不能