asd1233443的博客

4. top level blocks之间的信号遵循30/30/30的timing budget经验法则是 -- 30%给上游模块output data path，30%给top level routing，30%给input data path。2. set_max_transition, set_max_capacitance参考.lib，取值小于二维表index_1, index_2上限。1. set_max_fanout 25 为起点，可以多尝试几次。

上图是DC逻辑综合的流程图以及各个过程中会用到的命令，上一篇我们讲到了Specify libraries，这一次我们再讲一讲Read Design。Read design是指将设计文件载入内存，并将其转化为通用的Boolean等式即GETCH格式。GTECH格式由“soft macros”如“adders，comparators”。读入设计主要有两种实现方式：analyze + elaborate，read。下面我们就依次讲讲他俩之间的区别：（1）analyze -library ‘库名称’ -..

对于我们前端设计工程师来说必备的一个技能：综合。所谓综合，就是将概念转换为可制造器件的转移过程（对于我们来说就是将rtl转换为相对应工艺下的门级电路）。一般由三步组成：转化（Translation） + 逻辑优化（Logic Optimization） + 映射（Mapping）。一般先通过read命令将RTL代码转换为通用的布尔（boolean）等式即GTECH格式；然后执行comp...