ARM_FPGA_AI的博客

本文研究了目标检测算法硬件加速器的设计与优化方法，重点介绍了基于高层次综合（HLS）技术的实现框架。通过分析流式和重叠式两种数据流架构的特点，采用重叠式架构实现YOLOv4-tiny模型，并针对卷积、池化等算子设计可复用PE单元。研究提出了五项关键优化策略：计算精度压缩、流程优化、并行化计算、数据流优化和存储架构重构，以提升加速器性能。采用Vivado HLS工具将C/C++代码转换为RTL设计，通过模块化可复用IP核降低了开发难度，实现了算法高效部署与实时处理需求。

本文探讨了基于Zynq平台的目标检测系统设计。针对深度学习目标检测算法复杂度高的问题，提出采用Zynq异构计算架构，通过软硬件协同实现高效推理。系统采用"自顶向下"设计方法，PS端负责控制流、图像拼接和后处理等复杂逻辑，PL端实现图像采集、预处理和算法加速等计算密集型任务。重点阐述了系统架构、控制流程、PS端模块设计（包括数据流控制、图像拼接优化和后处理算法）以及PL端图像采集显示模块的实现方案。该设计充分发挥了Zynq平台软硬件协同优势，为嵌入式场景下的实时目标检测提供了有效解决方案。

本文研究基于FPGA的卷积神经网络加速器设计，针对传统硬件实现CNN面临的计算能力不足、能耗高等问题，提出采用FPGA并行处理能力优化硬件架构。通过对CNN计算量、参数量及访存并行性的分析，设计了一种基于Overlap架构的加速器，采用双缓冲机制、卷积层与BN层融合、定点量化等技术提升性能。该架构通过合理组织数据存储与计算流程，提高数据复用率，减少DDR访问延迟，实现高效计算加速。实验结果表明，该设计能显著提升CNN推理速度和能效，适用于嵌入式设备部署。