Andy_ICer的博客

解决时序收敛的问题也是静态时序分析中的主要工作。静态时序分析中可以通过自动和手动两种方式完成物理上和时序上的优化工作，其优化时序的类型主要分为建立时间、保持时间和时序设计规则3种。

时序路径的分析模式主要分为三种：单一分析模式（single mode）、最好-最坏分析模式（BC-WC mode）、芯片变化相关分析模式（OCV mode）。三种分析模式的分析方法大同小异，可以理解为只是分析时导入的库不一样，以下只详细分析单一分析模式。

1、建立时间分析（setup timing check） 建立时间是指在时钟捕获信号有效沿到来之前，数据信号必须提前达到稳定状态的时间。这里以最典型的时序路径类型触发器到触发器为例，如图所示。 始出发点触发器FF0称为数据发射触发器（lauch flip-flop）,终止点触发器FF1称为数据捕获器（capture flip-flop）。当下一个时钟有效沿到来时，对终止...

时钟的时序特性主要分为时钟延迟（clock latency）、时钟偏斜（clock skew）和时钟抖动（clock jitter）。1、时钟延迟（clock latency）时钟延迟是指时钟信号从时钟源输出端口到达时序单元时钟输入端口所需要的传播时间，如图所示。 由于OCV（片上工艺偏差，On-Chip Variation）和PVT（process...

时序单元的时序约束是为了保证时序单元能够实现正确的逻辑功能所规定的输入或者输出信号数据需要保持稳定的最小时间间隔值。时序单元相关约束信息包括:建立时间、保持时间、恢复时间、移出时间。