用状态机玩转AXI4-Lite：手把手实现FPGA与BRAM的乒乓操作
在FPGA系统设计中，数据流的连续性与效率往往是决定系统性能的关键瓶颈。想象一下，你正在处理一个高速数据采集系统，传感器源源不断地送来数据，而你的处理核心需要不间断地读取、运算、再写入。如果读写操作只能串行等待，宝贵的时钟周期就会在等待中白白流逝，系统吞吐量将大打折扣。这正是许多高级FPGA开发者从简单外设控制转向复杂总线架构设计时，首先会遇到的“效率墙”。
AXI4-Lite协议作为ARM AMBA总线家族中的轻量级成员，因其结构相对简洁而广泛应用于FPGA内部模块间或与软核处理器（如MicroBlaze）的通信。然而，其“简洁”并不意味着设计思路的简单化。恰恰相反，如何在这个握手机制的基础上，构建出能隐藏访问延迟、实现流水化操作的控制器，才是真正考验设计功力的地方。状态机（Finite State Machine, FSM）在此扮演了“交响乐指挥”的角色，它精确地调度着每一个总线事务的发起、握手与完成。
本文将带你深入一个经典的高性能架构模式：乒乓操作（Ping-Pong Operation）。我们将不再满足于对单块BRAM进行简单的读写测试，而是设计一个基于状态机的AXI4-Lite主控制器，让它能够智能地管理两块BRAM，实现数据的无缝“乒乓”切换。当一块BRAM正在被外部系统（如处理器）读取时，另一块可以同时被数据采集模块写入，从而彻底消除读写冲突带来的等待时间。这种设计思路在图像处理、网络数据包缓冲、实时信号分析等领域有着极高的实用价值。接下来，我们将从状态机的顶层设计出发，逐步拆解通道握手的细节，最终完成一个可评估性能的完整工程。
1. 理解核心：AXI4-Lite握手与乒乓缓冲原理
在动手写代码之前，我们必须厘清两个基础概念：AXI4-Lite通道握手的本质，以及乒乓缓冲是如何提升系统吞吐量的。很多开发者初次接触AXI时，容易被其复杂的信号线吓退，但其实它的核心逻辑非常清晰。
AXI协议的精髓在于其双向握手机制。以写地址通道为例，主设备（Master）在准备好发送地址时，会拉高 awvalid 信号；从设备（Slave，如BRAM控制器）在准备好接收地址时，会拉高 awready 信号。只有当同一个时钟上升沿检测到两者同时为高时，地址传输才真正生效。这个过程可以类比为两个人约好见面交接物品：一个人举手示意“我到了”（valid），另一个人举手回应“我准备好了”（ready），两人同时举手的那一刻，物品才完成交接。关键在于，valid 和 ready 信号的产生是相互独立的，任何一方都不必等待另一方先动作。这种设计使得双方可以基于自身状态最优地调度事务，是实现高性能流水线的基石。
乒乓缓冲，则是一种利用双缓冲区（Double Buffer） 实现数据流连续处理的技术。其基本结构如下表所示：
| 缓冲区 | 阶段一（时间片 T0-T1） | 阶段二（时间片 T1-T2） | 阶段三（时间片 T2-T3） |
|---|---|---|---|
| BRAM_A | 写入 新数据 | 读出 已存数据 | 写入 新数据 |
| BRAM_B | 空闲 或 读出旧数据 | 写入 新数据 | 读出 已存数据 |
它的工作流程就像打乒乓球：
- 初始状态，数据写入 BRAM_A。
- BRAM_A 写满后，状态切换：写入端转而向 BRAM_B 写入新数据；同时，读取端开始从 BRAM_A 读取数据。
- BRAM_B 写满后，状态再次切换：写入端回到 BRAM_A，读取端则处理 BRAM_B 的数据。
如此循环往复。其最大优势在于，写入和读取操作在时间上可以完全重叠。读取旧数据的同时，新数据正在被写入另一个缓冲区，从宏观上看，数据流是连续无间断的。将这一思想与AXI4-Lite结合，我们的状态机就需要同时管理两个BRAM的访问请求，并在恰当的时机切换读写目标。
注意：本文实现的乒乓操作是在主设备（Master）侧进行逻辑控制。即，我们设计的状态机作为AXI主机，主动且智能地向两个BRAM从设备发起读写事务，从而实现缓冲区的交替使用。这不同于在从设备侧内部实现双缓冲。
2. 状态机架构设计：从单一事务到乒乓调度
一个仅支持单次读写的基础AXI4-Lite状态机，其状态转移通常是线性的：初始化 -> 写地址 -> 写数据 -> 等待响应 -> 读地址 -> 读数据 -> 结束。要实现乒乓操作，我们必须将这个线性流程升级为一个循环的、具备分支判断能力的流程。
首先，我们需要定义清晰的状态集合。以下是一个支持乒乓操作的核心状态定义示例（使用独热码或二进制编码可根据资源情况选择）：
localparam [3:0] S_IDLE = 4'b0000; // 空闲，等待启动
localparam [3:0] S_PING_WR = 4'b0001; // 向Ping缓冲区（BRAM_A）写入数据
localparam [3:0] S_PONG_WR = 4'b0010; // 向Pong缓冲区（BRAM_B）写入数据
localparam [3:0] S_WR_ADDR = 4'b0011; // 发出写地址（子状态）
localparam [3:0] S_WR_DATA = 4'b0100; // 发出写数据（子状态）
localparam [3:0] S_WR_RESP = 4'b0101; // 等待/处理写响应
localparam [3:0] S_PING_RD = 4'b0110; // 从Ping缓冲区（BRAM_A）读取数据
localparam [3:0] S_PONG_RD = 4'b0111; // 从Pong缓冲区（BRAM_B）读取数据
localparam [3:0] S_RD_ADDR = 4'b1000; // 发出读地址（子状态）
localparam [3:0] S_RD_DATA = 4'b1001; // 接收读数据（子状态）
localparam [3:0] S_SWITCH = 4'b1010; // 完成一轮，切换读写缓冲区
关键点在于，S_PING_WR/S_PONG_WR 和 S_PING_RD/S_PONG_RD 是并行的“宏状态”。状态机内部需要维护一个标志位（例如 write_to_ping）来记录当前写入目标。当处于写入宏状态时，状态机依次经历 S_WR_ADDR, S_WR_DATA, S_WR_RESP 子状态来完成一次AXI写事务。完成后，根据内部计数器或外部触发信号，决定是继续写当前缓冲区、切换到读状态，还是切换缓冲区。
一个简化的顶层状态转移思路可以是：
- 系统启动后，进入
S_IDLE。 - 收到数据采集模块的“数据就绪”信号后，进入
S_PING_WR（假设初始写入Ping）。 S_PING_WR内部调用写事务子状态机，完成一笔数据写入BRAM_A。- 如果BRAM_A未写满，则继续留在
S_PING_WR写下一笔数据。 - 如果BRAM_A写满，则状态跳转到
S_PONG_RD（启动读取刚写满的BRAM_A），同时将写入目标切换为BRAM_B（即下一个写入宏状态将是S_PONG_WR）。 - 在
S_PONG_RD内部，调用读事务子状态机，从BRAM_A读取数据。 - 读取完成后，状态进入
S_PONG_WR，开始向BRAM_B写入新数据。 - 如此形成
Ping写 -> Pong读 & Ping读 -> Pong写 -> Ping读 & Pong写的循环。
这种设计将乒乓调度逻辑（决定读谁、写谁）与底层的AXI通道握手逻辑（具体怎么读、怎么写）进行了分离，使得状态机结构清晰，易于调试和维护。
3. 通道握手实现细节与代码实战
有了顶层架构，我们来填充血肉，看看在每一个子状态中，如何精确控制AXI的各个通道。我们以一次完整的写事务（包含地址、数据、响应通道）为例，拆解其代码实现。
3.1 写地址与写数据通道的协同
在AXI4-Lite中，写地址（AW）和写数据（W）通道是独立的，可以同时进行，甚至地址可以晚于数据。但在许多简单实现中，我们采用顺序操作。在我们的状态机里，S_WR_ADDR 和 S_WR_DATA 状态负责驱动相关信号。
// 状态寄存器与缓冲区选择标志
reg [3:0] current_state, next_state;
reg write_target; // 0: BRAM_A (Ping), 1: BRAM_B (Pong)
reg [31:0] write_base_addr_a = 32'h4000_0000; // BRAM_A 基址
reg [31:0] write_base_addr_b = 32'h4000_1000; // BRAM_B 基址
reg [31:0] write_addr_offset; // 写地址偏移
reg [31:0] write_data;
// 写地址通道控制逻辑
always @(posedge clk or negedge rst_n) begin
if (!rst_n) begin
awvalid <= 1'b0;
awaddr <= 32'b0;
end else begin
case (current_state)
S_WR_ADDR: begin
// 根据写入目标选择基址
if (write_target == 1'b0) begin
awaddr <= write_base_addr_a + write_addr_offset;
end else begin
awaddr <= write_base_addr_b + write_addr_offset;
end
awvalid <= 1'b1; // 拉高valid，表明地址有效
end
default: begin
// 在其他状态，保持信号，除非握手成功
if (awvalid && awready) begin
awvalid <= 1'b0; // 握手成功，拉低valid
awaddr <= 32'b0; // 地址可清零
end
end
endcase
end
end
// 写数据通道控制逻辑
always @(posedge clk or negedge rst_n) begin
if (!rst_n) begin
wvalid <= 1'b0;
wdata <= 32'b0;
wstrb <= 4'b0;
end else begin
case (current_state)
S_WR_DATA: begin
wdata <= write_data; // 从数据源获取数据
wvalid <= 1'b1;
wstrb <= 4'b1111; // 假设32位数据全部有效
end
default: begin
if (wvalid && wready) begin
wvalid <= 1'b0; // 握手成功，拉低valid
wstrb <= 4'b0000;
end
end
endcase
end
end
提示：
wstrb（写选通）信号每一位对应一个字节通道。4‘b1111表示32位数据全部写入。如果你需要实现非对齐写入或部分字节更新，需要精细控制这个信号。
3.2 状态转移中的握手等待
状态机如何知道该从 S_WR_ADDR 转移到 S_WR_DATA？这需要检测握手完成。一种清晰的做法是在状态转移逻辑中，判断valid和ready同时为高的瞬间。
// 状态转移逻辑（部分）
always @(posedge clk or negedge rst_n) begin
if (!rst_n) begin
current_state <= S_IDLE;
end else begin
current_state <= next_state;
end
end
always @(*) begin
next_state = current_state; // 默认保持当前状态
case (current_state)
S_WR_ADDR: begin
if (awvalid && awready) begin // 写地址握手成功
next_state = S_WR_DATA;
end
end
S_WR_DATA: begin
if (wvalid && wready) begin // 写数据握手成功
next_state = S_WR_RESP;
end
end
S_WR_RESP: begin
if (bvalid && bready) begin // 写响应握手成功
// 一次写事务完成，根据乒乓逻辑决定下一个状态
if (/* BRAM未写满 */) begin
next_state = (write_target) ? S_PONG_WR : S_PING_WR;
end else begin
next_state = S_SWITCH; // 缓冲区满，准备切换
end
end
end
// ... 其他状态转移
endcase
end
读事务的流程与此类似，但需要注意读数据通道（R）中，rvalid是由从设备（BRAM）驱动的，主设备通过拉高 rready 来表示准备接收。因此，在 S_RD_DATA 状态，我们需要先拉高 rready，然后等待 rvalid 变高。
4. 性能优化、时序约束与Benchmark对比
实现功能只是第一步，让设计跑得既快又稳才是高级开发的追求。乒乓操作带来的性能提升是显著的，但我们需要量化它，并确保设计能满足时序要求。
4.1 性能Benchmark设计
为了对比，我们可以设计两个测试场景：
- 基准场景：使用单一BRAM，顺序进行“写满-读空”操作。
- 乒乓场景：使用双BRAM乒乓操作，写入和读取交替重叠进行。
我们可以用仿真工具统计在相同数据总量下，两个场景分别消耗的时钟周期数。关键指标包括：
- 总耗时：完成所有数据处理所需的周期数。
- 吞吐率：数据总量 / 总耗时。
- 总线利用率：AXI总线处于有效传输状态的时间比例。
一个理想的乒乓操作设计，其总耗时应接近基准场景的一半，吞吐率接近翻倍，总线利用率显著提升。在仿真中，你可以通过监控 wvalid && wready 和 rvalid && rready 信号为高的周期数来估算有效传输时间。
4.2 关键时序约束
在FPGA上实现时，必须施加正确的时序约束以保证电路能在目标频率下工作。对于这个设计，需要关注以下几个点：
- 主时钟约束：定义系统时钟
clk的周期。# 示例：约束100MHz时钟 create_clock -name clk -period 10.000 [get_ports clk] - 输入延迟与输出延迟：如果AXI主设备需要与外部其他逻辑（如数据产生模块）交互，需要约束这些交互信号的时序。
- 跨时钟域（如果存在）：如果数据采集模块与AXI状态机不在同一个时钟域，必须使用FIFO或双端口RAM进行隔离，并做好CDC（Clock Domain Crossing）约束。
- 路径例外：状态机内部的状态寄存器到下一状态逻辑的路径，有时可以设置为“伪路径”（
set_false_path），但这需要谨慎评估，因为状态转移可能影响输出信号的时序。
4.3 面积与资源考量
乒乓操作需要实例化两个BRAM块，这直接增加了块存储器（Block RAM）的消耗。在资源紧张的器件上需要权衡。此外，更复杂的状态机也会消耗更多的查找表（LUT）和寄存器（FF）。在综合报告里，你需要关注：
- Slice LUTs/FFs的用量：评估控制逻辑的复杂度。
- BRAMB36E1/BRAM18E1的用量：确认双缓冲区的存储资源开销。
- 最大频率（Fmax）：确保设计能满足性能需求。
一个常见的优化技巧是，如果单个BRAM容量足够大，可以将其在逻辑上划分为两个区域，分别作为Ping和Pong缓冲区，这样只需一个物理BRAM块，但需要状态机管理不同的地址区间。
5. 从仿真到实战：调试技巧与扩展应用
将代码下载到FPGA开发板之前，充分的仿真测试是必不可少的。除了基本的读写功能测试，我们还应模拟一些边界和异常情况。
5.1 仿真测试点
- 连续数据流测试：模拟一个持续的数据源，验证乒乓切换是否平滑，数据是否错乱。
- 背压（Backpressure）测试：在仿真中，可以随机地延迟从设备（BRAM）的
ready信号（awready,wready,arready），模拟从设备繁忙的情况，观察主设备状态机是否能正确等待，不会丢失数据或进入错误状态。 - 复位与异常恢复测试：在数据传输过程中随机触发复位，看系统是否能正确回到初始状态，缓冲区指针是否复位。
在Vivado等工具的仿真窗口中，你可以将状态机的 current_state、读写地址、数据以及AXI握手信号添加到波形图中，直观地跟踪整个乒乓流程。
5.2 调试实战经验
在实际调试中，ILA（Integrated Logic Analyzer）是你的好朋友。你可以抓取以下关键信号进行触发和观察：
- 状态机状态码 (
current_state) - 当前的读写缓冲区选择标志 (
write_target,read_target) - AXI通道的
valid/ready握手信号 - 写入和读出的数据，对比其正确性
如果发现数据错误，首先检查地址生成逻辑，确保Ping和Pong的地址区间没有重叠或越界。其次，检查状态切换的条件是否严格，是否在缓冲区未满时误切换，或在握手未完成时强行跳转状态。
5.3 架构扩展思路
这个基础的乒乓操作控制器可以作为一个核心模块，嵌入更复杂的系统中：
- 连接软核处理器：将本模块作为自定义IP，挂载到MicroBlaze的AXI总线上。处理器可以通过控制寄存器启动/停止传输、查询状态，而数据搬运则由这个硬件状态机高效完成，极大减轻CPU负担。
- 面向高速数据采集：前端连接高速ADC，后端连接DSP处理模块。本模块作为中间缓冲，确保ADC数据不丢失，同时为DSP提供连续的数据流。
- 多缓冲区扩展：将双缓冲扩展为三缓冲甚至环形缓冲，以应对读写速度不匹配更严重、或处理延迟不固定的场景。状态机的设计思路从简单的“乒乓”切换，变为更通用的“缓冲区池”管理。
最终，当你看到数据在两组存储器之间流畅地跳跃，总线利用率接近理论峰值时，你会体会到硬件设计带来的那种确定性的高效美感。状态机不再是枯燥的状态转换图，而是掌控数据洪流的精密阀门。这个基于AXI4-Lite的乒乓操作实例，为你打开了一扇门，门后是更广阔的基于标准总线协议的高性能FPGA系统架构设计世界。
461
扫一扫
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
