systemverilog 面向对象编程(2)(随机化,约束,线程)

本文深入探讨了SystemVerilog中的面向对象编程,重点在于随机化(randomization)和约束(constrain)。在随机化部分,讲解了如何在类中使用随机变量,并介绍了randomize()方法的使用。约束部分则详细阐述了约束表达式的规则,包括权重分布、集合与inside操作,以及条件和双向约束。此外,还对比了fork … join与begin … end进程块的不同,并提到了fork … join_any/join none的用法。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

systemverilog 面向对象编程(2)(随机化,约束,线程)

4. randomization

4.1 带有随机变量的简单类

rand bit variable,
randomize(): 检查随机化randomize的结果,assert/if ;
可以随机化整数和位矢量,不能随机化字符串,或在约束中指向句柄

4.2 约束 constrain

class stim;
	const bit[31:0] CONGEST_ADDR = 42;
	typedef enum {
   
   R
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值