lattice的逻辑分析仪的使用

本文介绍如何利用RevealAnalyzer工具捕获FPGA的波形数据。主要步骤包括:通过revealinserter添加.rvl逻辑分析核、生成FPGA配置文件、配置RevealAnalyzer并解决常见的时钟问题等。对于时钟过慢或未检测到的问题,文章提供了具体的解决方案。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

    1、用reveal inserter添加.rvl的逻辑分析核,没有什么特别的,TE的expression指向TU就可以了,可以设置多个条件;

    2、生成配置文件配置fpga;

    3、配置reveal analyzer生成.rva抓取波形就可以了。

   调试了几天,reveal analyzer抓取波形时老是提示时钟过慢或者没有,注意几点。reveal analyzer在配置完fpga后按照向导配置一遍,USB JTAG驱动类型、芯片能检测到后再指定.rvl,然后再打开reveal analyzer。






评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值