alihouzi的专栏

（一）、TTL电平标准输出 L： 2.4V。输入 L： 2.0VTTL器件输出低电平要小于0.8V，高电平要大于2.4V。输入，低于1.2V就认为是0，高于2.0就认为是1。于是TTL电平的输入低电平的噪声容限就只有(0.8-0)/2=0.4V，高电平的噪声容限为(5-2.4)/2=1.3V。（二）、CMOS电平标准输出 L： 0.9*Vcc。输入 L： 0.7*Vcc

电源地主要是针对电源回路电流所走的路径而言的，一般来说电源地流过的电流较大；而信号地是逻辑信号的低电平参考，流过的电流很小，且必须保证参考电平平稳。电源地电流波动较大，PCB导线是有阻抗的，大电流流经时可以产生压差，因此电源地与信号地应分开处理。机壳地也叫屏蔽地，是位防止静电感应和电磁感应而设置的。

plane是所有Layer的其中一个，Layer是指层，例如有常见的信号层Signal Layers——顶层印刷层和底层印刷层(也就是布线层)，还有顶层丝印层、底层丝印层和禁止布线层等等，而plane是指内电层Internal planes，在多层板（4层板以上）才会牵涉到这个层，主要用在VCC或GND网络中，最多可以有16个内电层。layer一般走信号，为正片，即连线的地方走导线，

在进行高速电路设计时，经常会遇到差分对的走线设计，这主要源于差分走线的如下优势：1、抗干扰能力强，接收端只关心两信号差值，外界的共模噪声可完全抵消（对内干扰）。2、有效抑制EMI，由于两信号线极性相反，通过耦合，对外界的辐射干扰可相互抵消（对外干扰）。3、时序定位准确，等等。当然，很多人对差分走线也存在不少误区，常见的如下：1、认为差分信号不需要地平面作为回