
电子元器件
文章平均质量分 57
程序猿徐师兄
程序猿徐师兄、8年大厂程序员经历。全网粉丝12w+、csdn博客专家、掘金/华为云/阿里云/InfoQ等平台优质作者、专注于Java技术领域和毕业项目实战。可通过任意一篇博客底部联系我
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
简历模板大派送!硬件工程师快来拿走你的专属模板
一份优秀的简历是你求职路上的敲门砖,希望这份硬件工程师简历模板能帮助你在求职中脱颖而出。如果你在使用过程中有任何问题或建议,欢迎随时留言交流。祝大家求职顺利,早日拿到心仪的offer!现在,你可以通过以下方式获取这份精心制作的硬件工程师简历模板,原创 2025-03-02 09:01:11 · 450 阅读 · 0 评论 -
几种常见的电源防反接电路
举个例子:小编以前就采用了自定义的接插件供电,其中有一块板子短路了,需要维修,一开始不知道拿到了定义反了的线材,就在那里维修,迷迷糊糊搞了一个下午图片,但事情没那么简单,板子上面的插件液态电解电容还炸了图片,真是懵逼了。不同的是,PMOS的导通电阻比同类型的NMOS要大,这会增加电源损耗,且NMOS应用广,容易生产,故建议使用NMOS。注意:选型的时候,需要重点考虑过流能力,需要留有足够的余量,避免由于耗散发热大而影响周边电路,必要时候可以考虑并多一个二极管上去。正向压降低,能降低耗散在二极管上的功耗)原创 2023-05-11 21:48:18 · 1413 阅读 · 1 评论 -
USB2.0 HUB的MTT与STT
HUB需要一分N,如果同时接上USB2.0,USB1.1,USB1.0的设备,如果HUB里面没有TT,那么主板上的原生USB2.0口需要不断去切换,识别HUB上所接的设备的协议,就会乱套;以前呀,我也不清楚MTT与STT的区别,记得有一次选型的时候,很懵逼,结果还是按照以前同事的方案去选了,到后面想起来才抽空整明白了。当然,当接入USB2.0设备的时候,是不需要使用到TT的,如果四个port同时接入USB2.0设备,那么速率应该是分摊的。MTT在USB1.1与USB1.0的表现性能优于STT。原创 2023-05-11 21:45:40 · 2700 阅读 · 0 评论 -
隔离那些事
需要提醒的是,数据手册的爬电距离参数的对象芯片,如果系统中有更短通路,那么这个更短距离才是这个电路的隔离爬电距离。VCC1 和Viso2之间的爬电距离可能比D1和Diso2之间的爬电距离更短,而更短的距离值决定了电路的爬电距离值。如下图所示,clearance是两侧引脚通过空气的最短距离,creepage是两侧引脚通过隔离材料表面的最短距离,DTI是通过导电体之间的隔离填充材料的最短距离。说到隔离,一般能想到的就是电源隔离 、信号隔离:隔离DCDC,GPIO隔离,RS485隔离,CAN隔离等。原创 2023-03-20 21:45:08 · 1391 阅读 · 0 评论 -
PCIE时钟解说
很多时候有疑问,CLKREQ#是否要接,首先要知道的是,这个信号是可选的,可要可不要。注意,虽说PCIE时钟有三种架构,但是最常用的还是CC架构,无特殊情况,不要使用其他时钟架构,如果真的要使用其他两种架构,也需要严谨评估先。鉴于PCIE时钟要求多且复杂的,故此文章主要鉴于上一篇文章,给出主要的参数要求,其它详细的要求以及测试方法,后续有机会再编写分享。注意:如果硬件电路这个CLKREQ#没接的话,可让BIOS把PCIE中的ASPM的L1状态默认关闭,不然容易出现异常现象。频率:100±0.03MHz。原创 2023-03-20 21:41:59 · 12982 阅读 · 2 评论 -
clock oscillator,generator,buffer选型杂谈
它的主要作用是生成低抖动输出时钟,频率的多份拷贝来驱动多个负载,可通过乘法或除法方式实现频率转换,提供具有单端和差分时钟输出。这是一个很严重的问题,因为时钟跟电源一样,是一个系统的根基,根基没做好,楼肯定盖不高、盖不好。时钟缓冲器(Buffer)本身是无法产生频率源的,它的主要作用是将晶体或晶振产生的时钟信号进行复制、格式转换及电平转换。总结:要想得到更好的时钟,就必须从使用场景的数据指标要求入手,选择适配这些指标的时钟方案即可。给到系统设备使用的时钟抖动主要受振荡器的抖动以及时钟buffer的抖动影响。原创 2023-03-20 21:40:42 · 3271 阅读 · 0 评论 -
LDO的强力对手
Vin-0.5V输出,16A电流,而且支持最高12相,也就是说电流可以扩展,而噪声低至4μVRMS (10Hz to 100kHz),这个参数比我看到的LDO参数都要好。Silent Switcher稳压器可提供新的性能水平,同时具有高效率(高达96%)和低噪声性能,不会影响尺寸,也不需要过多的外部元件。这两天看到ADI有一款超低噪声稳压器(Silent Switcher®:高效率、低 EMI),感觉很不错,所以这里介绍下。另外了解可知:此系列产品已经成熟应用于:AD,DA,RF,Serdes。原创 2023-03-04 15:50:08 · 684 阅读 · 0 评论 -
线材-电子线载流能力
绝缘厚度均匀、易裁线、易剥皮。今天来讲的是关于电子线的一个小知识,可能只做板子的工程师遇到此方面的问题会比较少,做整机的工程师则必然会遇到此方面问题,那就是线材问题。举例:AWG28,导体单股直径为0.32mm,那么其截面积为(0.32/2)X(0.32/2)XPI=0.0804mm²。注意:同一线号,UL1015与UL1007的导体截面积、线数、线径、阻值是一样的,不同的外皮的规格。UL标准又是个大标准,没必要一一去了解,我经常用到的有UL1007,UL1015电子线。S-----铜导线截面积(mm²)原创 2023-02-26 11:59:15 · 6655 阅读 · 0 评论 -
无源晶振匹配电容—计算方法
总结:上面两种方法,一种是先确定了晶振的参数,然后对应去算匹配电容范围,简单方便。另外一种是根据平台推荐的匹配电容,去算晶振的参数,然后去选择对应的型号。B,某些IC有推荐Ce1与Ce2,那么需要去求晶振的Cload,然后再去找对应的物料。如果chip有要求C1=C2=22pF,而Cstray范围为3pF~7pF。A,知道晶振的负载电容Cload,需要计算Ce1与Ce2;其中,Ce1,Ce2为晶振外部的负载电容,也即是匹配电容。Cs为PCB板的走线、IC PAD的寄生电容的和。Cl则为我们需要的晶振参数。原创 2023-02-26 11:56:20 · 1465 阅读 · 0 评论 -
二极管的“几种”应用
注意事项,一般需要避免把LED的负极直接拉到GPIO口进行控制,而是经过一个三极管或者MOS管后在通过GPIO控制,为什么呢?采用稳压二极管,常用在电源输入或者输出端,对设备进行保护,防止过压对损坏电路。采用肖特基二极管的开关频率高,正向压降低,导通电流大的特点,可以实现防反接电路。这个看似简单的电路,其实使用过程中有很多注意事项,大家也可留言讨论。稳压二极管(齐纳二极管),发光二极管,TVS管,肖特基二极管等等。由于毕业后再没接触过此电路,就不做分析,模电的一个经典电路。D,防静电与防浪涌。原创 2023-02-19 11:47:29 · 833 阅读 · 0 评论 -
NTC热敏电阻
由锰 (Mn) 、镍 (Ni) 、钴 (Co) 等成分的氧化物烧制而成的陶瓷。阻值随温度上升而下降。工作温度范围宽:一般的都可用于-40℃ to 125℃。有的高达2000℃,低至-273℃。5、这里的Tt和T0指的是K度,即开尔文温度,K度=273.15(绝对温度)+摄氏度。如电池组,PCB板,CPU等的温度检测。1、Rt是热敏电阻在Tt温度下的阻值。2、R0是热敏电阻在T0温度下的阻值。6、R0和B值都存在公差。4、EXP是e的n次方。负温度系数热敏电阻。常用于温度检测电路。原创 2023-02-18 11:13:07 · 696 阅读 · 0 评论 -
线材-铁氟龙与PVC
前面文章线材-电子线载流能力简单的用UL1007电子线介绍的载流能力的计算,其中提到了安全载流量:指的是电线发出去的热量恰好等于电流通过电线产生的热量,电线的温度不再升高,这时的电流值就是该电线的安全载流量,又称安全电流;导线的安全载流量跟导线所处的环境温度密切相关。五:耐摩擦与耐腐蚀性不同。一:绝缘层厚度的不同。原创 2023-02-18 10:55:38 · 999 阅读 · 0 评论 -
湿度敏感性等级(MSL)
注意:SMD比通孔组件更容易发生这种现象, 因为它们在回流焊时暴露在更高的温度中. 原因在于焊接作业一定要发生在与SMD组件同一面的板面上. 对于通孔组件, 焊接作业发生在板的下面, 从而将组件遮蔽隔离了热锡料. 采用插入焊或"pin浸锡" 制程的通孔组件可能也会遇到发生在SMT组件的现象 -由湿气诱发的不良.指达到需要烘焙处理状态的元器件,在焊接安装之前,按照规定的条件在烘烤箱中进行特定时间段的烘焙干燥。趁着周末得空,也有意愿,赶紧把之前一直想写的这个主题完成了。打开防潮包装后,超出规定的保管条件。原创 2023-02-18 10:52:15 · 25477 阅读 · 0 评论 -
DDR4介绍01
POD输出高时,接收端跟发送端两端电压是一样的,故而没有电流流动,只有当输出低的时候才会损耗能量,故可以做到减低开关电流,如若再使能DBI功能,可以更进一步节省开关电流,从而减低串扰,最终获得更好的眼图。下面是DDR4知识做一次分享,之所以选择介绍DDR4,是因为现在DDR5的应用还较少,而DDR4的使用普遍,当然后面还会考虑介绍DDR3,下文中就有一部分是DDR4跟DDR3的对比,我们先把DDR4的硬件相关知识给吃透了。POD 作为 DDR4 新的驱动标准,最大的区别在于接收端的终端电压等于VDDQ;原创 2023-02-18 10:40:36 · 1071 阅读 · 0 评论 -
DDR4的DBI功能
配置是按照每字节设置的(X8颗粒上有一个DBI_n脚,X16颗粒上有UDBI_n, LDBI_n两个脚);通过以上的DBI介绍,其实DBI主要是对硬件有较大的优化,功耗跟信号完整性都有,不过主要还是信号完整性。所以,当我们在设计图纸的时候,主控支持的话,DBI应该是要接上,且要求软件使能的。与DM跟TDQS脚复用,当DM功能被使能时候,写操作的DBI不能被使能;更少的位会被拉低(算上DBI_n脚,最大被拉低的位位数为位数的一半);因为更少的位在切换,会获得更低的噪声跟更好的数据眼图;原创 2023-02-12 09:46:32 · 4153 阅读 · 0 评论 -
LPDDR4与LPDDR4X介绍01
DQ从上面的信号列表可以看出是双向信号,按照规范,输出时候高电平可以是VDDQ/2.5或者是VDDQ/3,也就是1.1/2.5=0.44V或者是1.1/3=0.367V。• 新型1x nm级别的工艺技术,这种超薄先进封装,在提供超快速度的同时,能够加快多任务处理速度并优化用户体验:性能对比LPDDR4提高15%简单的来说就是DQ总线的片内终端匹配电阻,特别注意的是,这里的DQ是指DQ,DQS,DMI信号。总结:就目前各大厂商的产品来看,200ball x32的封装最常用,选型时候注意。原创 2023-02-11 17:38:07 · 4212 阅读 · 0 评论 -
GJB~元器件降额
Ⅲ级降额:最小的降额,对元器件使用可靠性改善的相对效益最大,但可靠性改善的绝对 效果不如Ⅰ级和Ⅱ级降额。Ⅲ级降额在设计上最易实现。Ⅰ级降额:最大的降额,对元器件使用可靠性的改善最大。GJB/Z 35-1993元器件降额准则》中,降额程度由降额等级和降额因子的值来表征。特别注意的是:低质量产品要慎重使用,不能用降额补偿的方法来解决低质量元器件的使用问题。例如,某项目要求最低使用Ⅱ级降额,那么就不能使用Ⅲ级降额,但是可以采用Ⅰ级降额。注意:同样降额等级,不同元器件或者不同降额参数的降额因子是不一样的。原创 2023-02-11 17:29:12 · 2508 阅读 · 0 评论 -
0欧姆电阻的过流能力
0805~2512的电阻允许过2A电流(1218允许过6A),但是0805理论计算出只能过1.58A电流,1218只能过4.47A电流。那是因为不同封装实际阻值管控不一样,电阻的额定功率还受温度的影响。从上面可知,0欧姆电阻的实际阻值管控在50毫姆以内,那么按照P=I2R可以计算出各个封装的载流能力。大家都知道,一般电阻的参数主要有:阻值,精度,额定功率,封装。0402~0603的电阻允许过1A电流。而电阻中有个其他的存在:0欧姆电阻。0201的电阻只允许过0.5A电流。这个0欧姆电阻的阻值就是0欧姆吗?原创 2023-02-05 09:04:39 · 5961 阅读 · 0 评论 -
电量计基础知识介绍
本文主要介绍电量计的应用,特性以及各种算法的对比原创 2023-02-05 09:00:41 · 3687 阅读 · 0 评论 -
ESD与EOS(surge)防护器件选型
ESD:electronstatic discharge 静电放电现象:有限的大量的电荷在不同电位体之间快速转移的一种放电现象。产生原因:摩擦,接触,耦合感应等。特点:时间短(ns级),电压高(kv),电流大(A)。测试规范与方法:IEC61000-4-2,ESD GUNEOS:electrical over stress 电性过应力现象:高压或者大电流导致芯片内部...原创 2018-05-30 22:25:17 · 9402 阅读 · 10 评论 -
网络变压器01
网络变压器01:分类:T1/E1隔离变压器;ISDN/ADSL接口变压器;VDSL高通/低通滤波器模块、接口变压器;T3/E3、SDH、64KBPS接口变压器;10/100BASE、1000BASE-TX网络滤波器;RJ45集成变压器;还可根据客户需要设置专用变压器。(蓝色部分是我们常用的)作用:主要有信号传输、阻抗匹配、波形修复、信号杂波抑制和高电压隔离等作用。把PHY送出来的差分信号用差模耦合...原创 2018-05-07 22:36:32 · 1645 阅读 · 0 评论