<?xml version="1.0" encoding="utf-8" ?><rss version="2.0"><channel><title><![CDATA[aka159357的博客]]></title><description><![CDATA[]]></description><link>https://blog.youkuaiyun.com/aka159357</link><language>zh-cn</language><generator>https://blog.youkuaiyun.com/</generator><copyright><![CDATA[Copyright &copy; aka159357]]></copyright><item><title><![CDATA[芯片设计后端背景介绍]]></title><link>https://blog.youkuaiyun.com/aka159357/article/details/153195822</link><guid>https://blog.youkuaiyun.com/aka159357/article/details/153195822</guid><author>aka159357</author><pubDate>Mon, 13 Oct 2025 14:47:04 +0800</pubDate><description><![CDATA[芯片设计后端（Back-End Design）是连接前端逻辑设计与晶圆制造的桥梁，负责将前端输出的 RTL 代码转化后的逻辑网表，转化为符合工艺要求的物理版图。其核心目标是在满足制造规则的前提下，实现芯片性能、功耗和面积（PPA）的最优平衡，确保设计可稳定生产。• 核心目标：在满足制造可行性的基础上，实现时序收敛、功耗优化和面积最小化的平衡。◦ 最小化时钟偏差（skew）和时钟延迟（latency）◦ 设计规则检查（DRC）：确保版图符合工艺制造要求。◦ 寄生参数提取（PEX）：提取互连线的电阻电容参数。]]></description><category></category></item><item><title><![CDATA[蓝桥杯四种算法例题记录]]></title><link>https://blog.youkuaiyun.com/aka159357/article/details/153122614</link><guid>https://blog.youkuaiyun.com/aka159357/article/details/153122614</guid><author>aka159357</author><pubDate>Sun, 12 Oct 2025 16:27:49 +0800</pubDate><description><![CDATA[本文总结了四种算法问题的解法：1）动态规划解决钢条切割问题，展示了五种递推方法，从递归到优化方案；2）前缀和算法快速计算数组区间和；3）贪心算法应用实例，包括瓶子交换和最优解选择；4）DFS解决岛屿问题，通过标记和深度搜索统计岛屿数量。每种算法都配有Python实现代码，涵盖了从基础到优化的多种解法。]]></description><category></category></item><item><title><![CDATA[扇出类问题处理：高扇出网络优化策略与约束配置]]></title><link>https://blog.youkuaiyun.com/aka159357/article/details/153110191</link><guid>https://blog.youkuaiyun.com/aka159357/article/details/153110191</guid><author>aka159357</author><pubDate>Sun, 12 Oct 2025 10:24:00 +0800</pubDate><description><![CDATA[文章摘要：DC综合中，高扇出网络优化需优先确保功能正确和DRC合规。通过合理设置约束命令和参数配置，可控制DC自动插入缓冲器行为，将优化交由后端APR工具处理。关键要点包括：使用set_ideal_network等命令约束高扇出网络；配置high_fanout_net_threshold等参数修正负载估算；注意时钟网络特性和阈值参数选择。该方法既能避免DC过度优化，又能确保后端基于实际RC参数进行精确优化，实现功能、时序和物理实现的平衡。]]></description><category></category></item><item><title><![CDATA[Yosyx 学习笔记]]></title><link>https://blog.youkuaiyun.com/aka159357/article/details/153109645</link><guid>https://blog.youkuaiyun.com/aka159357/article/details/153109645</guid><author>aka159357</author><pubDate>Sun, 12 Oct 2025 10:07:25 +0800</pubDate><description><![CDATA[本文总结了Yosys工具的基本使用方法和数字电路设计中的关键技术要点。主要内容包括：1）Yosys基础命令和环境配置；2）设计优化中的扇出优化、常见违例及其处理方法；3）Yosys综合流程与优化特性；4）锁存器和三态电路的设计注意事项；5）物理设计的基本概念和关键参数；6）先进工艺下的阱临近效应、扩散区长度效应等物理效应；7）低功耗技术与时序优化方法。文章系统性地介绍了从RTL综合到物理实现过程中需要关注的技术细节和优化策略，为数字IC设计提供了实用参考。]]></description><category></category></item><item><title><![CDATA[学习日记day8]]></title><link>https://blog.youkuaiyun.com/aka159357/article/details/144172037</link><guid>https://blog.youkuaiyun.com/aka159357/article/details/144172037</guid><author>aka159357</author><pubDate>Sun, 01 Dec 2024 17:21:49 +0800</pubDate><description><![CDATA[1.同样作用的不同库文件，参数设置时，参数名会不会不一样，因为我看的教程，里面的model库和我的不一样，所以这方面，到时候写的时候会有点麻烦，真不想去看lib文件，太长了。或者说，我更希望有个带着怎么看lib文件的教程，告诉我哪部分指的是什么，调用或设置的时候应该看哪里？2.怎么引用库文件有.lib xxx也有.include xxx 的？1.主要学了.sp文件的一些语法，如参数设定，库文件调用，电路搭建等等。2.信统都忘记上次看到哪里了，反正搞完毛概搞信统。3.继续看教程，同时解决一下上面两个疑惑。]]></description><category></category></item><item><title><![CDATA[进步不能停！！！]]></title><link>https://blog.youkuaiyun.com/aka159357/article/details/144160481</link><guid>https://blog.youkuaiyun.com/aka159357/article/details/144160481</guid><author>aka159357</author><pubDate>Sat, 30 Nov 2024 20:43:58 +0800</pubDate><description><![CDATA[近期有点空了，要从头学学校课程了，同时计划学学makefile编写语法和hspice做验证分析吧，应该是明天出结果，如果不幸出了意外，我将抱头痛哭一个晚上。前些天在打fpga，不出意外的话，应该是坠机了。]]></description><category></category></item><item><title><![CDATA[modelsim安装过程遇到的问题，搭配食用]]></title><link>https://blog.youkuaiyun.com/aka159357/article/details/142789123</link><guid>https://blog.youkuaiyun.com/aka159357/article/details/142789123</guid><author>aka159357</author><pubDate>Wed, 09 Oct 2024 16:09:46 +0800</pubDate><description><![CDATA[对了，第一个教程中有个地方要重命名后缀为lic，可能改完会变成lic.TXT，建议不要再改了，我怀疑第一遍没成功也有这个问题，起码我最后一次是lic.TXT也是能成功安装的。一开始是对着该博主操作，遇到没有mgls，只有mgls64文件，再次下载会闪退，结合下述博主的教程一同食用即可。真是有点恶心，气得哥们睡不着觉。]]></description><category></category></item><item><title><![CDATA[学习日记 day7]]></title><link>https://blog.youkuaiyun.com/aka159357/article/details/142741455</link><guid>https://blog.youkuaiyun.com/aka159357/article/details/142741455</guid><author>aka159357</author><pubDate>Mon, 07 Oct 2024 23:49:35 +0800</pubDate><description><![CDATA[1.共射极和共源极放大电路原理图及元件搞完了，但是在dc分析时，出来的图都是空的，懒得再管了，下播。没啥别的事就不更新了。]]></description><category></category></item><item><title><![CDATA[学习日记 day3]]></title><link>https://blog.youkuaiyun.com/aka159357/article/details/142693668</link><guid>https://blog.youkuaiyun.com/aka159357/article/details/142693668</guid><author>aka159357</author><pubDate>Thu, 03 Oct 2024 21:59:46 +0800</pubDate><description><![CDATA[选择合适的ADC：选择一个适合你应用的ADC芯片，考虑到你需要采集模拟信号，并且可能需要一定的采样率。例如，可以选择TI公司的ADS1256（24位分辨率，最高采样率250ksps），或者对于更高带宽的应用，可以选择AD9288（14位分辨率，最高采样率105Msps）。可以使用帧缓冲技术，将处理后的波形数据写入帧缓冲区，然后将帧缓冲区的数据刷新到LCD上显示。数据采集逻辑：在FPGA中设计一个模块，用来控制ADC的采样，并将采样的数据读取出来。信号处理：对采集的数据进行处理，例如去除噪声、滤波等。]]></description><category></category></item><item><title><![CDATA[学习日记 day 1]]></title><link>https://blog.youkuaiyun.com/aka159357/article/details/142644365</link><guid>https://blog.youkuaiyun.com/aka159357/article/details/142644365</guid><author>aka159357</author><pubDate>Mon, 30 Sep 2024 00:08:02 +0800</pubDate><description><![CDATA[captured_signals始终没有抓取到信号，它是从缓冲区获得的，明天再具体看看代码逻辑哪里有问题，明天早八，今天太晚了。]]></description><category></category></item></channel></rss>