admiraion123的博客

说明，该文章主要用来记录IEEE1588文档的学习，方便以后查看使用。 1，数据类型定义 IEEE1588里定义了一些基本数据类型，这些和c语言的数据类型基本一致。如boolean表示一个布尔量，其值为True or False；enumeration4表示一个4bit枚举量；nibble表示一个4bit的字段；integer32表示一个32位的有符号整数。...........................其他数据都是由这些数据构成，需要注意的有：a...

1，axi4基础知识 axi（advanced extensible interface）高级可扩展总线接口是一种总线，是ARM公司提出的AMBA（advanced microcontroller bus architecture）高级微控制器总线结构协议中的一部分，它是一种高性能、高带宽、低延迟片内总线结构。axi4协议可百度IHI0022G，然后找资源下载。axi总线有5个独立的事物通道（transaction channel），写结构包含3个通道，为写地址通道AW，写通道W，写响应通...

算法经过软件设计和调试之后，需要映射到FPGA中，由于软硬件的区别，大部分算法需要经过等效转换，变成硬件容易实现的方式，才能映射。下面就大体总结一下常用的转换吧。定常数转换。即一个信号乘以或者除以一个常数，这种通常转换为移位和加法的形式。如a*121=a*（2^8 - 2^2 - 2^1 - 2^1）。又如a/25 = (a*2^10)/(25*2^10) = a*40.96*（2^-10）...

1，`timescale (time unit)/(time precision)，该语言是用于仿真文件中指定时间单位和时间精度的，时间单位、精度的可以是1、10、100这三种整数，后面的单位可以是s、ms、us、ns、ps、fs，时间精度必须小于等于时间单位。仿真最终的时间计算是nx时间单位，然后按精度四舍五入得到的。需要注意的是同一个仿真工程里，有多个文件使用timescale，精度会按照最小...

1，为什么fpga代码设计中要避免锁存器产生？原因大体有三点，一是fpga基本组成单元是由查找表、触发器组成，因此锁存器需要占用更多的资源；二是锁存器无法过滤掉毛刺（glitch），准确说组合逻辑电路都存在此问题，当该信号作为使能信号、复位信号、出发信号等，可能会造成问题，而触发器只要保证满足setup、hold（时钟边沿），就可以过滤掉毛刺。避免latch产生，主要就是保证逻辑完整（if els...

感觉fpga开发流程和软件开发流程差不多。首先，当然是需求分析啦，根据分析规划好系统功能，自顶向下划分出功能模块，同时根据整体指标综合性能、价格、速度等选择合适的fpga芯片。其次，就是设计输入啦，即写功能模块，在fpga中叫rtl级设计。RTL设计不关注资源、延时等东西，只是描述数据流向和处理逻辑。模块写完，就进行行为仿真啦，主要检测逻辑有么有问题，也就是些testbench，主要...

我们为什么需要异构计算呢？异构计算到底是什么呢？我也不太懂，看了一下被人的博客，大体了解了一下。一方面，半导体行业有个摩尔定律，即每18个月，硬件的性能就会翻一倍；但现在，这个定律失效了，由于工艺、材料等的限制，一块芯片上无法再放更多的晶体管，因此，硬件性能的提升变缓了。另一方面，随着物联网、ai、无人驾驶等的发展，各计算平台处理的数据量也在不断增大，图像、视频处理以及新的算法对硬...