quartus下载的时候program/configure verify blank-check 这些选项的作用

最新推荐文章于 2025-12-05 12:11:05 发布
原创 最新推荐文章于 2025-12-05 12:11:05 发布 · 3.1k 阅读 · 10 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#嵌入式硬件 #fpga开发

本文详细介绍了Flash存储器的操作过程，包括Program/Configure（编程配置）、Verify（校验）和BlankCheck（空白检查）等步骤。编程是将数据下载到芯片，Verify确保编程内容与原始文件一致，BlankCheck则检查芯片是否为空，以确保正确编程前的条件。这些步骤在嵌入式系统和固件更新中至关重要。

Blank-Check是空白检查，就是FLASH的读操作，看目标区域读上来是不是全1。如果是，直接编程；如果不是，进行erase擦出后编程。

Verify是校验，也是FLASH的读操作，编程完了后执行Verify会把目标区域读上来和文件比较，判断是否有某些bit写错了。

1、Program/Configure：下载、配置；

2、Verify：验证配置芯片程序与烧录文件是否一致；

3、Blank Check：检查配置芯片是否为空；

4、Exzamine：

5、Security Bit：

6、Erase：擦除

自然无香
关注
掌握Quartus Programmer烧录软件V20.1.1.720：FPGA/CPLD编程实现
weixin_42462474的博客
07-17 1228
Quartus Programmer V20.1.1.720 是 Altera 公司（现为英特尔旗下公司）推出的一款专业FPGA和CPLD编程工具，用于为这些可编程逻辑设备提供配置数据。它不仅支持Altera系列芯片，还兼容一系列不同厂商的可编程逻辑器件。Quartus Programmer提供了包括文件生成、配置器件和验证编程结果等一系列功能，确保了硬件开发者能在各种设计场景下都能进行有效的烧录工作。本章将为您介绍该软件的基本信息、特点以及在硬件编程中的基础作用。
QuartusProgrammerSetup-16.1.0.196-windows002.exe
11-22
QuartusProgrammerSetup-16.1.0.196-windows002.exeQuartusProgrammerSetup-16.1.0.196-windows002.exeQuartusProgrammerSetup-16.1.0.196-windows002.exe
MDK外部Flash烧录算法文件制作
aron566博客
10-17 5334
MDK下的外部Flash烧录算法制作，GD32Flash，SFUD驱动
AUTOSAR NvM协议栈集成方法
weixin_42967006的博客
08-17 1488
上文我们说过FlsTotalSize这个配置项代表用于模拟EEPROM的DFlash的大小，除此之外Fls模块中还需要配置一个FlsSector，TC234这几个配置项都是固定的，不允许改动，实测这里的FlsSectorSize没有作用，生成代码的时候是把FlsTotalSize/2作为每个Sector的大小。需要注意的是Fee中的FeeSector大小需要根据FlsSector的大小进行配置，即配置为FlsTotalSize/2，本次我配置的FlsTotalSize为0x18000。
QuartusProgrammerSetup-16.1.0.196-windows001.exe
11-22
Quartus Programmer 16.1.0.196 -windowsQuartus Programmer 16.1.0.196 -windowsQuartus Programmer 16.1.0.196 -windowsQuartus Programmer 16.1.0.196 -windows
quartus2 program
03-30
quartus2 programming无法检测到硬件
精选资源
Quartus13/18/19安装包
04-09
为方便广大网友，将现有的Quartus安装包（windows）进行了整理，大家可到云盘下载.
Quartus ii 13.1 III/IV器件库.zip
01-30
标签“Quartusii Devices 器件库”进一步明确了这是与Quartus II软件相关的器件库，这些库文件包含了各种FPGA器件的详细信息，如逻辑单元、触发器、I/O口和其他可编程资源的数量、速度等级等，这些信息对于编译、...
精选资源
Quartus-prime-standard-18.1-骏龙文件
12-21
Quartus_prime_standard_18.1_骏龙和谐文件 Quartus Prime Standard 18.1.0.625开发软件提供了系统级可编程单芯片（SOPC）设计一个完整的设计环境。Quartus Prime软件包括了您设计英特尔 FPGA、SoC 和 CPLD 所需的...
Quartus II下载时，找不到USB-Blaster的一个可能原因
08-05
在使用Quartus II软件进行FPGA或单片机编程时，USB-Blaster是一种常见的下载电缆，用于将设计下载到目标设备中。然而，有些用户在设备管理器中确认驱动已安装无误，却在Quartus II中找不到USB-Blaster，无法完成下载...
UV-EPROM的编程验证（Program Verify）操作
11-14
这是用于编程时检查写入是否正确的读出模式。在类型较旧的EPROM中，是通过单一的长脉冲进行写人操作的，但由于操作时间过长，所以现在的EPROM都采用新的方法，即给予短脉冲进行编程，读出的数据如果与写人的数据一致，则进行下一地址的数据写入。  　　编程中该数据读出的操作称为编程验证。使PGM无效（高电平），只要OE有效，就可以进行编程验证操作。 　　欢迎转载，信息来源维库电子市场网（www.dzsc.com）  来源:ks99
基于Quartus II的FPGA/CPLD数字系统设计实例
11-09
基于Quartus II的FPGA/CPLD数字系统设计实例 中图法分类号: TP332.1/684 周润景, 图雅, 张丽敏编著 电子工业出版社 第1章 Altera Quartus II开发流程 1.1　Quartus II软件综述 1.2　设计输入 1.3　约束输入 1.4　...
Quartus程序烧录
分享一些学习笔记，小学生一名，欢迎大家批评指正！！！
07-10 6971
（如无USB-Blaster[USB-0]，在Hardware Setup...中设置，检查硬件连接。
vivado 2017.4 烧写失败 Blank Check Operation unsuccessful. The part is not blank
IThaozi
04-15 7428
如下： Blank Check Operation unsuccessful. The part is not blank. ERROR: Flash Operation Failed 解决办法 在系统环境变量里面加入 XIL_CSE_ZYNQ_UBOOT_QSPI_FREQ_HZ = 10000000 重启电脑 （下载代码最好是在JTAG模式下） ...
对于Lattice FPGA/CPLD XO2编程，“Flash erase, program, verify, secure”和“Flash erase, program, verify, secu
shawn的FPGA圈
04-06 2530
向博主本人提问FPGA相关问题 对于XO2编程，“Flash erase, program, verify, secure”和“Flash erase, program, verify, secure plus”有什么区别？ 二者区别如下： “FLASH Erase, Program, Verify, Secure”按以下步骤工作。 擦除FLASH 编程FL...
quartus程序回读
weixin_41155462的博客
08-24 4893
quartus中flash程序回读
Quartus生成烧录到FPGA板载Flash的jic文件
qq_37624854的博客
01-28 8327
如果output_file.jic带linux os系统，则可能需要烧录一个小时。1、先使用Programmer烧录一个sof文件，即test.sof。2、再正常使用Programmer烧录jic文件即可，约需10分钟，待转换的sof文件与hex文件。
如何自己实现J-Link的Flash烧录算法？
05-15 4781
有一些MCU内部的Flash有多个块，并且块的大小还不一样，例如一款MCU内部Flash分成4个16 KB的块，1个 64 KB块，1 个128 KB块，所以不同大小的扇区数就是3。在这里我们只需要修改Flash设备名，Flash的基地址，Flash的总大小，Flash的页大小(page)，Flash擦除后的值，以及Flash的扇区信息。特别对W25Q128来说，擦除的速度是很慢的，如果要擦除64KB的时候，按照64KB块擦除的时间要小于按照32KB块擦除的时间，远小于按照4K扇区擦除的时间。
【嵌入式系统设计师】15 嵌入式硬件设计
最新发布
静谧、淡雅
12-05 950
一 电路设计 ■电路设计原理 ■电路设计方法 二 PCB电路设计 ■PCB设计方法 ■多层PCB设计的注意事项 ■PCB设计中的可靠性设计 ▲地线设计 ▲电磁兼容性设计 ▲去耦电容配置 ▲PCB的尺寸与器件的配置 三 电子设计 ■电子设计简介 ■ESDA技术的基本特征 ▲自顶向下设计 ▲ASIC设计 ▲HDL ■ESDA技术的设计方法 ▲电路级设计 ▲系统级设计 四 电子电路测试 ■电子电路测试方法 ■硬件抗干扰措施 ▲抑制干扰源的技术 ▲切断干扰传播路径
quartus_eda --gen_testbench --check_outputs=on --tool=modelsim_oem --format=verilog MUX21A -c MUX21A --vector_source=D:/quartus13.0/QuartusII13.1/VHDL/MUX21A/Waveform.vwf --testbench_file=D:/quartus13.0/QuartusII13.1/VHDL/MUX21A/simulation/qsim/Waveform.vwf.vt
03-20
<think>好的，我现在需要帮助用户解决如何通过Quartus的EDA命令行工具生成ModelSim测试平台文件的问题，特别是针对MUX21A模块，并且需要包括参数设置如--check_outputs=on以及指定波形文件路径。首先，我得回忆一下Quartus的相关命令行工具和参数。 用户提到的命令是--gen_testbench，所以首先需要确认Quartus是否支持这个选项。根据我的知识，Quartus II确实有命令行工具，但具体的参数可能需要查阅文档。例如，生成测试平台可能需要使用quartus_sh命令，结合适当的参数。例如，quartus_sh --gen_testbench可能会触发生成测试平台的功能。 接下来，用户需要为MUX21A模块生成测试平台。因此，命令中需要指定模块名称，可能使用--module参数，比如--module=MUX21A。然后，参数--check_outputs=on应该启用输出检查功能，这可能在生成的测试平台中包含自动验证输出正确性的代码。 然后是指定波形文件路径。通常，Quartus生成测试平台时可能需要指定输出目录，比如使用--output参数，例如--output=./simulation/waveforms。需要确保路径正确，并且用户有写入权限。 另外，可能需要指定测试平台文件的名称，比如--testbench_name=MUX21A_tb。同时，生成的文件可能是Verilog或VHDL，取决于用户的需求，但用户提到的是Verilog模块，所以测试平台应该也是Verilog的。 还需要考虑是否需要其他参数，比如仿真工具的类型，这里用户指定的是ModelSim，可能需要--tool=modelsim参数。不过，Quartus的默认仿真工具可能就是ModelSim，所以可能不需要额外指定，但为了明确性，加上这个参数可能更保险。 综合这些信息，完整的命令可能类似于： quartus_sh --gen_testbench --module=MUX21A --check_outputs=on --output=./simulation --testbench_name=MUX21A_tb --tool=modelsim 接下来，用户可能需要知道如何编写基本的测试平台结构，虽然工具可能自动生成，但用户可能需要了解如何修改或添加测试用例。例如，生成的测试平台可能包含基本的信号初始化和时钟生成，但需要用户自己添加具体的测试向量。 此外，用户可能需要运行ModelSim进行仿真的步骤，例如编译设计文件和测试平台，然后运行仿真并查看波形。这部分可能也需要简要说明，但用户的问题主要集中在生成测试平台文件上，所以可能不需要深入。 最后，验证生成的测试平台是否正确，可能需要用户手动检查输出文件，或者运行仿真查看结果是否符合预期。如果启用了--check_outputs=on，测试平台可能会包含自动检查机制，比如在仿真过程中比较输出与预期值，并报告错误。 需要确保回答结构清晰，分步骤说明命令的各个部分，参数的作用，以及生成后的操作步骤。同时，根据用户要求，生成相关问题，比如路径设置、参数调整、自动化验证等。</think>以下是使用Quartus EDA命令行工具为MUX21A模块创建ModelSim测试平台的步骤说明： ### 步骤说明 1. **打开命令行终端** 通过开始菜单或终端进入Quartus安装目录的bin子目录，例如： ```bash cd /opt/intelFPGA/20.1/quartus/bin ``` 2. **执行测试平台生成命令** ```bash quartus_sh --gen_testbench --module=MUX21A --check_outputs=on --output=./simulation/waveforms --testbench_name=MUX21A_tb ``` - `--module`：指定需要验证的模块名称 - `--check_outputs=on`：启用自动输出验证功能[^2] - `--output`：设置波形文件存储路径（需预先创建目录） - `--testbench_name`：定义测试平台文件命名 3. **查看生成文件** 在指定目录下会生成： - `MUX21A_tb.v`：Verilog测试平台主体文件 - `MUX21A_wave.do`：ModelSim波形配置文件 - `MUX21A_checker.v`：自动校验模块（包含预期值比对逻辑） 4. **测试平台结构示例** ```verilog `timescale 1ns/1ps module MUX21A_tb; reg a, b, sel; wire y; MUX21A dut(.a(a), .b(b), .sel(sel), .y(y)); initial begin a=0; b=1; sel=0; #10 $display(y); // 应输出a的值 sel=1; #10 $display(y); // 应输出b的值 $stop; end endmodule ```
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值