Design Complier流程

该基本综合流程包含下列步骤：

(1)    发展HDL文件

输入Design Compiler的设计文件通常都是用诸如VHDL和Verilog HDL等

硬件描述语言编写。这些设计描述必须小心地编写以获得可能的最好的综合结果。在编写HDL代码时，你需要考虑设计数据的管理、设计划分和HDL编码风格。划分和编码风格直接影响综合和优化过程。

                虽然流程中包含该步骤，但实际上它并不是DesignCompiler的一个步骤。你不能用DesignCompiler工具来编写HDL文件。

(2)    指定库

通过link_,target_,symbol_,和synthetic_library命令为DesignCompiler指定链接库、对象库、符合库和综合库。

链接库和对象库是工艺库，详细说明了半导体厂家提供的单元和相关信息，像单元名称、单元管脚名称、管脚负载、延迟、设计规则和操作环境等。

除了你正在执行工艺转换，否则对目标库和链接库指定相同的值。对于链接库，你也应该指定星号（*），这说明DesignCompiler同时在搜索内存中的设计。如果link_library变量没有星号，那将不搜索内存中的设计。结果导致在链接过程中，