[转载]一个支持Verilog的Vim插件——自动插入always块

原文地址：一个支持Verilog的Vim插件——自动插入always块 作者：hover

插件支持always块的自动插入，如果用户要插入时序always块，需要在端口声明中标志时钟和异步复位信号（仅支持单时钟域）。

例如：

input     mea_clk;  // clock

input     mea_rst_n; // reset

在末行命令模式下输入Alpp，则会在当前光标下一行，插入：

always @(posedge mea_clk or posedge mea_rst_n) begin

    if (mea_rst_n) begin

    end

    else begin

    end

end

同理，Alpn对应(posedge mea_clk or negedge mea_rst_n)

Alnp对应(negedge mea_clk or posedge mea_rst_n)

Alnn对应(negedge mea_clk or negedge mea_rst_n)

Alp对应(posedge mea_clk)

Aln对应(negedge mea_clk)

Al对应always (*) begin

转载于:https://www.cnblogs.com/JustDoFPGA/p/8412727.html