9、自动驾驶与物联网中的深度学习技术

自动驾驶与物联网中的深度学习技术

1. MyHDL 代码转换

MyHDL 在一定限制条件下，支持将其代码自动转换为 Verilog 或 VHDL 代码。要实现这种转换，硬件描述需满足特定限制，即转换子集。可转换的设计能借助 MyHDL 库中的 toVerilog 或 toVHDL 函数，转换为等效的 Verilog 或 VHDL 模型。当转换器遇到无法转换的结构时，会尝试给出清晰的错误信息。

1.1 编码风格

可转换代码应采用 MyHDL 风格编写，即通过协作生成器、信号通信，并指定敏感恢复条件。

1.2 支持的类型

支持的对象类型有限，这是重要限制。Python 的 int 和 long 对象会映射到 Verilog 或 VHDL 整数，其他支持的类型需有定义的位宽。支持的类型包括 Python 的 bool 类型、MyHDL 的 intbv 类型以及 Enum 函数返回的 MyHDL 枚举类型。不过，Verilog 和 VHDL 整数为 32 位宽，而 Python 正朝着无定义宽度的整数发展，所以对于超过 32 位的值，这种映射会出错。

1.3 已知问题及解决方法

• 综合编译指示 ：综合编译指示被指定为 Verilog 注释。
• 敏感列表不一致 ： alw