VHDL_3641BS四个7段数码管显示实验

这是一个关于使用VHDL进行3641BS共阳极七段数码管显示的实验。实验中通过四个共阳极引脚作为数码管的片选信号,并提供了硬件连接图和完整的VHDL代码。实验内容包括理解七段数码管的接线和定义,以及如何通过编程控制数码管显示特定数字。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

VHDL_3641BS四个7段数码管显示实验

DATE:2016/10/27

优快云主页

硬件连接图

PIN 七段数码管引脚 七段数码管含义
7 1 E
5 2 D
3 3 DP
1 4 C
143 5 G
141 6 第一个共阳
140 7 B
142 8 第二个共阳
144 9 第三个共阳
2 10 F
4 11 A
6 12 第四个共阳

以上为我开发版的硬件连接图,到手就是这样没办法改.使用的数码管为3641BS(共阳极)
从上图可知,我们使用四个共阳引脚作为每个数码管的片选信号,所以在代码器件里面我写了如下信号


entity led is   
port (  
clkin:in std_logic;  
clkout:out std_logic_vector(7 downto 0);  
enout:out std_logic_vector(3 downto 0)  
);  
名称 含义
clkin 时钟输入信号
clkout 七段数码管阴极接脚,为了方便,[7-0]对应[DP,G,F,E,D,C,B,A]
enout 四个七段数码管的共阳极片选信号线,[3-0]对应[四,三.二,一]

在这个实验当中,我们只能选择使用片选分别选其中某一个数码管来进行显示,所以我们这个是一个大循环

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值