VHDL_3641BS四个7段数码管显示实验

原创

于 2016-10-27 15:34:41 发布 · 1.1w 阅读

CC 4.0 BY-SA版权

文章标签：

这是一个关于使用VHDL进行3641BS共阳极七段数码管显示的实验。实验中通过四个共阳极引脚作为数码管的片选信号，并提供了硬件连接图和完整的VHDL代码。实验内容包括理解七段数码管的接线和定义，以及如何通过编程控制数码管显示特定数字。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

以上为我开发版的硬件连接图,到手就是这样没办法改.使用的数码管为3641BS(共阳极)
从上图可知,我们使用四个共阳引脚作为每个数码管的片选信号,所以在代码器件里面我写了如下信号


entity led is   
port (  
clkin:in std_logic;  
clkout:out std_logic_vector(7 downto 0);  
enout:out std_logic_vector(3 downto 0)  
);

在这个实验当中,我们只能选择使用片选分别选其中某一个数码管来进行显示,所以我们这个是一个大循环

200万优质内容无限畅学