博主在调试过程中遇到关于 Verilog 中 inout 端口的定义问题，发现可以使用 wire 或 reg 型定义。虽然 Quartus II 编译和板级验证通过，但 modelsim 仿真不支持 reg 型定义。将 inout 定义改为 wire 型后，仿真和板级验证均正常。两种方式在逻辑单元消耗和最大工作频率上相同，引发博主对于 inout 是否可以定义为 reg 型的疑问。分享了部分代码并希望得到专业人士的指导。
最近在调试一个东西，用到了双向IO口，inout。在我的记忆中，inout得用wire型定义，网上很多人也说要定义为wire 型。但由于设计中的任务，我有意把 inout定义为 reg型。Quartus II 编译没问题，只不过modelsim仿真不行，编译通不过。但问题所在是，下到板子中时，板子能跑通。后来我常规的把 inout 定义为 wire型，Quartus 和modelsim 仿真肯定能通过，上板也能调通。
二种方法所消耗的逻辑单元和 Fmax 都一样，所以我就产生了一个疑问。
疑问：
是不是inout可以定义为reg型？？如果有大神看到此文章，希望能给点见解，我入门没多久，那里有错误，希望能指正，
最低0.47元/天 解锁文章
扫一扫
7286
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
