a1254484594的博客

一、基本结构使用modelsim工具，调用Verilog的系统函数，将图像数据读入testbench的memory组。在处理后调用系统函数将数据保存成文件。这些系统函数是不可综合成硬件的，仅用于仿真测试。图像数据需要使用matlab生成，因为普通图片是进行过压缩储存的，需要把图片还原成原始rgb或ycrcb数据流。同理处理完保存的图片原始数据需要用matlab进行处理，转换成可用于显示的图片格...

一、要点1.结构：TTL电平的串口由两条信号线连接，一条为接收端RX，另一条为发送端TX。UART是一种无时钟线的串行接口，接线简单。2.时序：即信息流动的时间顺序。下图是串口的时序图。 串口数据按帧发送，帧内的数据位、检验位、停止位是可配置的，一般情况下，数据位为8位，无检验位，停止位为1位，一帧数据则包含1+8+0+1=10位（bit）。 空闲状态下，总线...

一、要点参考上一篇发送模块https://blog.youkuaiyun.com/a1254484594/article/details/100190162二、实现1.架构：使用有限状态机实现，主要包含两部分：数据采样、状态转移。数据采样一般在每个数据位的中间采样，因为此时离上升沿或下降沿最远。状态机可定义11个状态，对应到一帧数据中，依照时间顺序为：WAIT等待起始位状态，STARD起始...