2440中断深度奇怪问题的解决

最新推荐文章于 2024-07-13 19:25:51 发布
原创 最新推荐文章于 2024-07-13 19:25:51 发布 · 335 阅读 · 0 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#工具 #工作 #io

本文记录了一次关于ARM微控制器EINT18中断异常的排查经历。通过对比正常与异常情况下的EINTPEND寄存器状态，最终发现EINT8被误配置为中断模式导致的问题，并给出了具体的解决方案。

对2440比较熟悉了，中断一直用EINT0,1,2,3，感觉想当好，后来又有中断需求，用了个EINT18，这个中断和前4个不一样，EINT8-EINT23是共用一个中断地址的，自己再在中断处理程序中区分，一切似乎都很正常，只是冷机启动或关机5分钟以上，再次重启首次触发中断会死机，再次重启一天都不会出问题，当时觉得小问题，等其他工作做完后，发现这个问题一直存在，虽然不影响使用，但每次冷机启动两次是相当的恶心，决定找到问题原因。

本以为很简单，但是坑爹的每次要重现问题就要关机5分钟，而且接仿真器也不会出现这个问题，用了大量printf，花了近2天，还是找不到问题所在，做梦都是在调，最后逐渐排除了硬件问题，ucos问题，堆栈问题。基本确定是中断问题。后来想到jlink命令行工具能直接读出寄存器，将相关寄存器读出，和正确的对比，终于发现EINTPEND寄存器有异常，死机时EINT8中断位有中断，而正确运行的没有中断，EINT8并没用到，和EINT18共用中断，但中断处理函数并未处理，检查IO初始化函数，果然将EINT8设置成中断了，改成输入，问题解决。

至于关机5分钟以上，我觉得可能是等电路电容放干净电，重启动会触发EINT8，否则不会触发EINT8。

还有比较奇怪的是EINT8中断是软件屏蔽的，不知道cpu启动时做了什么

ZhaoIC
关注
深度学习-服务器训练SparseDrive过程记录
weixin_40826634的博客
03-14 1544
用ssh远程的服务器终端只要关闭该终端，训练程序也会中断，是因为虽然ssh的终端是在本地电脑上显示的，但是其实是服务器端的终端，所以关掉ssh的终端，就是关掉了服务器的终端，在终端上运行的程序就会中断，通过使用screen就可以让程序在后台运行，即使关掉终端，程序仍然会在后台运行。：要将nuScenes-map-expansion-v1.3中的basemap、expansion、prediction拷贝到maps下。然后执行find / -name “
ARM中断 - ARM内核（五）
生活需要深度
02-28 3421
中断指令是在编程内部非常重要的一个内容，其可以实现的
深度学习调参
qq_36904533的博客
07-13 1185
介绍工程应用中深度学习调参技巧
深度神经网络训练的必知技巧
热门推荐
学习AI算法，请关注微信公众号：机器学习算法全栈工程师……
04-29 1万+
本文主要介绍8种实现细节的技巧或tricks：数据增广、图像预处理、网络初始化、训练过程中的技巧、激活函数的选择、不同正则化方法、来自于数据的洞察、集成多个深度网络的方法。1. 数据增广在不改变图像类别的情况下，增加数据量，能提高模型的泛化能力。 图像识别领域数据增广的例子自然图像的数据增广方式包括很多，如常用的水平翻转（horizontally flipping），一定程度的位移或者裁剪和颜色
Deep Learning Tuning Playbook（深度学习调参手册中译版）
qq_20144897的博客
01-30 1万+
由五名研究人员和工程师组成的团队发布了《Deep Learning Tuning Playbook》，本文对手册进行了中文翻译
自动驾驶中图像与点云融合的深度学习研究综述
qq_38608777的博客
11-02 4955
Deep Learning for Image and Point Cloud Fusion in Autonomous Driving: A Review IEEE TRANSACTIONS ON INTELLIGENT TRANSPORTA TION SYSTEMS 摘要 在过去的几年中，自动驾驶汽车得到了迅速的发展。然而，由于复杂和动态的驾驶环境，实现完全自主并不是一件轻而易举的事情。因此，自动驾驶汽车配备了一套不同的传感器，以确保强大，准确的环境感知。尤其是，摄像融合技术正在成为一个新兴的研究
FreeRTOS+STM32F103中断中发送任务通知单片机死机问题
HXYDJ的博客
11-21 3618
最近在调试FreeRTOS系统遇到了一个比较奇怪的问题，在STM32F103最小系统上调试任务通知模拟事件标志组功能时，中断一触发，单片机就会死机。通过查询方式发生任务通知没任何问题，一旦用按键触发外部中断，在中断中发送任务通知时，单片机就死机。在编译时程序无任何报错。 相关代码如下： #include "sys.h" #include "delay.h" #include "usart.h" #...
这绝对是你见过的最全深度学习服务器管理配置手册，学不会你打我
weixin_42364196的博客
10-22 5632
最近在配置服务器，遇到了不少问题，在此整理记录一下。主要是以下几个方面：多用户管理、服务器环境配置、Anaconda虚拟环境安装TensorFlow/PyTorch、远程访问。
Linux 通用中断子系统
zhangzhi123456789的专栏
10-20 2071
简介：中断，顾名思义，中途打断CPU正在处理的任务，转而去执行紧急事务。中断既有硬件支持，也有软件控制，下面就开始中断的介绍。 一、中断硬件框架结构          中断的硬件框架组成有 设备、中断控制器、CPU。终端硬件框架如下： 1、 设备：设备是发起中断的源头，当设备需要请求某种服务时，会发起一个中断信号，通常，该信号会通过中断线发送至中断控制器处理。设备都是一些设备的控
深度解析ESP32 GPIO中断失效之谜（5个鲜为人知的引脚限制曝光）
在实际开发中，许多开发者遇到ESP32的GPIO中断无响应问题，往往归咎于代码逻辑错误或硬件接触不良。然而，真正原因可能隐藏在芯片级设计细节中。ESP32虽具备多达34个可编程GPIO，但并非所有引脚都支持中断功能，且...
volatile关键字深度揭秘：C语言中断编程中不可忽略的1个核心要点
[volatile关键字深度揭秘：C语言中断编程中不可忽略的1个核心要点](https://d1g9li960vagp7.cloudfront.net/wp-content/uploads/2018/11/Bild-6-Objektorientiertes-Programmieren-I_SEO-1024x576.jpg) # 1. ...
多源中断优先级冲突排查实录：STM32音频卡顿问题根源分析与4个真实案例复盘
# STM32中断系统与音频处理的深度实践：从机制到故障根因 在智能家居设备日益复杂的今天，确保无线连接的稳定性已成为一大设计挑战。特别是当多协议共存——比如Wi-Fi、蓝牙和Zigbee同时运行时，射频干扰几乎不可...
查看队列深度_不为人知的网络编程(十一)：从底层入手，深度分析TCP连接耗时的秘密...
weixin_39908985的博客
12-16 955
“本文作者张彦飞，原题“聊聊TCP连接耗时的那些事儿”，本次收录已征得作者同意，转载请联系作者。即时通讯网收录时有少许改动。本文已同步发布于52im社区：http://www.52im.net/thread-3265-1-1.html(1、引言对于基于互联网的通信应用(包括IM聊天、推送系统在内)，数据传递时使用TCP协议相对较多。这是因为在TCP/IP协议簇的传输层协议中，TCP协议...
批量扫描中断怎么办？基于真实日志的ScandAll Pro问题定位全流程（含5类典型场景）
# 批量扫描中断的智能诊断与自愈体系构建 在金融票据处理中心的一个清晨，运维工程师小李刚冲好咖啡，系统告警声就响了起来——昨日录入5000页合同的批量扫描任务又中断了。这已是本周第三次。他熟练地打开日志文件...
【Python+数据分析】2025独家Jupyter实战笔记！.zip
12-05
【Python+数据分析】2025独家Jupyter实战笔记！.zip
基于ESP32-S3微控制器开发的武术擂台竞技智能小车控制系统_该项目是一个曾在华北五省市自治区大学生机器人大赛中获得一等奖的优秀竞赛作品核心功能包括通过多传感器融合实现自.zip
12-05
基于ESP32-S3微控制器开发的武术擂台竞技智能小车控制系统_该项目是一个曾在华北五省市自治区大学生机器人大赛中获得一等奖的优秀竞赛作品核心功能包括通过多传感器融合实现自.zip
基于计算机视觉与机器人自动化技术的柑橘类水果智能识别与无损采摘系统_深度学习图像识别多传感器融合定位柔性机械臂精准控制自主导航路径规划实时果实成熟度检测避障算法优化果园.zip
最新发布
12-05
基于计算机视觉与机器人自动化技术的柑橘类水果智能识别与无损采摘系统_深度学习图像识别多传感器融合定位柔性机械臂精准控制自主导航路径规划实时果实成熟度检测避障算法优化果园.zip
基于点云深度学习与三维视觉的无人驾驶车辆环境感知与定位系统_利用山东大学提出的PointCNN点卷积神经网络架构对KITTI数据集中采集的车辆点云数据进行高效语义分割并进一步实现三.zip
12-05
基于点云深度学习与三维视觉的无人驾驶车辆环境感知与定位系统_利用山东大学提出的PointCNN点卷积神经网络架构对KITTI数据集中采集的车辆点云数据进行高效语义分割并进一步实现三.zip
Ping监控分析脚本 强大的网络监控能力
12-05
提供的Ping监控分析方案具有以下特点： 1. 完整链路：从数据采集、解析、分析到可视化，形成完整解决方案 2. 灵活配置：支持多种采集参数，适应不同监控需求 3. 深度分析：不仅提供基础统计，还包含时延分布、抖动、相关性等深度分析 4. 自动化能力：支持定时监控、自动报警和报告生成 5. 可扩展性：模块化设计，便于添加新的分析功能 通过这套工具，运维人员可以： - 快速识别网络性能问题 - 量化网络质量指标 - 发现潜在的网络故障 - 为网络优化提供数据支持 - 建立长期性能趋势分析 将Ping这个简单的命令与系统的数据分析相结合，就能构建出强大的网络监控能力，为业务稳定运行提供有力保障。
但是暂停写入的话，不是会中断信号源源不断的处理嘛，这样结果不是会很奇怪嘛，已知adc，dac共享一个时钟
07-23
<think>我们正在处理FPGA中不同时钟域的ADC和DAC数据传输问题。核心是使用FIFO进行跨时钟域传输，但需要避免溢出和空读。根据引用[1][2][3]，FIFO是解决这类问题的常用方法，特别是用于连续数据流（如ADC采集点）的传输。引用[2]还提到，在RF-ADC中，FIFO提供灵活的数据和时钟接口，但可能引入延迟变化，需要同步机制（如MTS）来匹配多通道延迟。 解决方案步骤： 1. 使用异步FIFO（双时钟FIFO）连接ADC时钟域和系统处理时钟域（50MHz），以及系统处理时钟域和DAC时钟域。 2. 合理设置FIFO深度，以应对时钟频率差异带来的数据速率不匹配。 3. 使用FIFO的状态标志（满、空）进行流量控制，防止溢出和空读。 4. 对于控制信号，使用同步器（如两级触发器）避免亚稳态。 具体实现： 一、ADC数据输入（高速到低速） 假设ADC采样频率$f_{adc}$高于系统处理时钟频率$f_{sys}$（50MHz）。我们需要将ADC数据写入FIFO（写时钟为$f_{adc}$），然后由系统处理时钟（$f_{sys}$）读取。 - 写控制：在ADC时钟域，当有新的ADC数据且FIFO未满时，写入FIFO。 - 读控制：在系统时钟域，当FIFO非空时，读取数据。注意，由于系统时钟较慢，需要确保FIFO深度足够，以容纳在系统时钟读取期间积累的ADC数据。 FIFO深度计算： 深度$D$应满足：$D \geq \frac{f_{adc} \times T_{burst}}{1} + \text{margin}$，其中$T_{burst}$是突发写入的最大持续时间。例如，如果ADC采样率是100MHz，系统时钟是50MHz，则写入速度是读取速度的2倍。假设系统处理每个数据需要1个时钟周期，则FIFO深度至少为2（但实际需要更大以应对突发，通常取2的幂次方，如8或16）。 二、系统处理到DAC输出（低速到高速） 系统处理后的数据需要传输到DAC。假设DAC采样频率$f_{dac}$高于系统处理频率$f_{sys}$。 - 写控制：在系统时钟域，当有处理后的数据且FIFO未满时，写入FIFO。 - 读控制：在DAC时钟域，当FIFO非空时，读取数据。由于DAC读取速度快，需要确保FIFO不会读空。因此，当FIFO接近空时，可能需要暂停DAC读取（或插入无效数据，但通常不推荐）。 三、避免溢出和空读的策略 - 使用FIFO的“几乎满”（almost full）和“几乎空”（almost empty）阈值信号。例如，设置FIFO的几乎满阈值为90%，当FIFO达到90%满时，停止写入（ADC端暂停采样或丢弃数据，但通常应避免丢弃，所以最好暂停写入）。同样，几乎空阈值设为10%，当FIFO数据量低于10%时，停止读取（DAC端可能需要输出0或保持上一个值）。 - 在系统设计时，尽量让数据流的平均速率匹配。即，ADC的平均数据产生速率应等于或小于系统处理速率，而系统处理输出速率应等于或小于DAC的消耗速率。如果由于系统处理能力限制无法满足，则需要增加FIFO深度或优化处理算法。 四、Vivado中的实现 - 使用Vivado的FIFO Generator IP核，选择异步FIFO（Independent Clocks）。 - 配置数据宽度（与ADC/DAC数据位宽一致）、FIFO深度（根据上述计算）、阈值（almost full/empty）等。 - 在代码中实例化FIFO，并编写控制逻辑（状态机）来管理读写使能。 五、同步控制信号 - 跨时钟域的控制信号（如来自系统时钟域的FIFO状态信号）需要同步到ADC时钟域或DAC时钟域。使用两级触发器同步器。 示例代码片段（Verilog）： 1. ADC到系统处理时钟域的FIFO控制： ```verilog // 实例化FIFO fifo_async_adc2sys fifo_adc ( .wr_clk(adc_clk), .rd_clk(sys_clk), .din(adc_data), .dout(sys_data_in), .wr_en(adc_wr_en), .rd_en(sys_rd_en), .full(adc_full), .empty(sys_empty), .almost_full(adc_almost_full) // 设置一个阈值，比如80%满 ); // ADC时钟域写控制 always @(posedge adc_clk) begin // 当有数据且FIFO未接近满时写入 adc_wr_en <= (adc_data_valid && !adc_almost_full); end // 系统时钟域读控制 always @(posedge sys_clk) begin // 当FIFO不空且系统准备好处理时读取 sys_rd_en <= (!sys_empty && sys_ready); // 将读出的数据送入处理模块 if (sys_rd_en) begin // 处理数据... end end ``` 2. 系统处理到DAC的FIFO控制： ```verilog fifo_async_sys2dac fifo_dac ( .wr_clk(sys_clk), .rd_clk(dac_clk), .din(sys_data_out), .dout(dac_data), .wr_en(sys_wr_en), .rd_en(dac_rd_en), .full(sys_full), .empty(dac_empty), .almost_empty(dac_almost_empty) // 设置一个阈值，比如10%空 ); // 系统时钟域写控制 always @(posedge sys_clk) begin // 当处理完数据且FIFO未满时写入 sys_wr_en <= (sys_data_ready && !sys_full); end // DAC时钟域读控制 always @(posedge dac_clk) begin // 当DAC需要数据且FIFO不接近空时读取 dac_rd_en <= (dac_ready && !dac_almost_empty); // 如果读取使能有效，将dac_data输出到DAC接口 if (dac_rd_en) begin // 输出到DAC... end end ``` 六、引用说明 根据引用[1][3]，使用FIFO进行PS和PL之间的数据传输是常见做法，特别是对于连续数据流（如ADC、DAC）。引用[2]则提醒我们注意多tile之间的延迟匹配，如果设计中涉及多个ADC/DAC通道，可能需要额外的同步机制（如MTS）。 总结：通过合理设计异步FIFO的深度和阈值，结合流量控制，可以有效解决不同时钟域下ADC和DAC的数据传输问题，避免溢出和空读，确保数据连续处理。 相关问题： 1. 如何精确计算FIFO深度以应对最坏情况下的时钟频率差异？ 2. 在跨时钟域传输中，除了两级触发器，还有哪些同步技术可以用于控制信号？ 3. 在Vivado中如何配置异步FIFO的阈值和状态标志？ 4. 对于多通道ADC/DAC系统，如何确保各通道之间的数据同步？ 5. 当系统处理速度跟不上ADC数据产生速度时，除了增加FIFO深度，还有哪些解决方法？</think>在FPGA开发中处理不同时钟域的ADC和DAC数据传输问题，需要通过异步FIFO结合精确的跨时钟域（CDC）设计来实现。以下是完整的解决方案，分为六个关键步骤： --- ### 一、系统架构设计 采用**双级异步FIFO架构**隔离三个时钟域： ```plaintext ADC时钟域 → FIFO1 → 系统处理时钟域(50MHz) → FIFO2 → DAC时钟域 ``` 1. **ADC侧FIFO**：缓冲高速ADC数据，匹配系统处理时钟 2. **DAC侧FIFO**：缓冲处理结果，匹配DAC输出时钟 3. **流量控制**：使用`almost_full`/`almost_empty`阈值提前预警[^2] --- ### 二、FIFO深度计算 深度$D$需满足最坏情况下的数据累积： $$ D \geq \frac{|f_{\text{src}} - f_{\text{dest}}| \times T_{\text{burst}}}{1} + \text{margin} $$ - **参数示例**： - ADC时钟：100 MHz，系统时钟：50 MHz - 突发周期$T_{\text{burst}} = 1\ \mu\text{s}$（例如每毫秒突发） - 安全余量$\text{margin} = 20\%$ - **计算**： $$ D \geq |100 - 50| \times 10^6 \times 10^{-6} + 0.2 \times 50 = 50 + 10 = 60 $$ 取最近的2的幂次方：**深度64** > 📌 **深度优化技巧**： > 1. 使用`wr_data_count`动态监控写入量 > 2. 在Vivado FIFO IP中启用**可编程满/空信号**[^2] --- ### 三、跨时钟域同步实现 #### 1. 数据路径同步 - 异步FIFO 在Vivado中配置FIFO Generator IP： ```verilog // 实例化异步FIFO IP核 fifo_generator_0 adc_fifo ( .wr_clk(adc_clk), // ADC时钟 (100MHz) .rd_clk(sys_clk), // 系统时钟 (50MHz) .din(adc_data), // ADC输入数据 .wr_en(adc_wr_en), // 受控的写使能 .rd_en(sys_rd_en), // 受控的读使能 .dout(sys_data_in), // 输出到处理系统 .full(full), // FIFO满标志 .almost_full(afull), // 80%满阈值 .empty(empty), // FIFO空标志 .almost_empty(aempty) // 20%空阈值 ); ``` #### 2. 控制信号同步 - 两级触发器 ```verilog // 将FIFO空标志同步到ADC时钟域 module sync_empty ( input wire clk_adc, input wire empty_sys, // 系统时钟域的空标志 output wire empty_sync // 同步后的空标志 ); reg [1:0] sync_reg; always @(posedge clk_adc) begin sync_reg <= {sync_reg[0], empty_sys}; end assign empty_sync = sync_reg[1]; endmodule ``` --- ### 四、防溢出/空读控制逻辑 #### ADC侧写控制（防溢出） ```verilog always @(posedge adc_clk) begin if (reset) adc_wr_en <= 0; else // 当有数据且FIFO未接近满时写入 adc_wr_en <= adc_data_valid && !afull_sync; end ``` #### DAC侧读控制（防空读） ```verilog always @(posedge dac_clk) begin if (reset) dac_rd_en <= 0; else // 当DAC就绪且FIFO不接近空时读取 dac_rd_en <= dac_ready && !aempty_sync; end ``` > ⚠️ **关键点**： > - `afull_sync`/`aempty_sync`需通过CDC同步器传递 > - 阈值设置建议：80%满（`afull`），20%空（`aempty`）[^2] --- ### 五、Vivado实现优化 1. **IP核配置**： - 选择“Independent Clocks”模式 - 启用“Common Clock”选项（若部分时钟同源） - 设置读写端口数据宽度匹配ADC/DAC位宽 - 勾选“Almost Full/Empty”并设置阈值 2. **时序约束**： ```tcl # XDC约束示例 create_clock -name adc_clk -period 10.0 [get_ports adc_clk] create_clock -name sys_clk -period 20.0 [get_ports sys_clk] create_clock -name dac_clk -period 12.5 [get_ports dac_clk] set_clock_groups -asynchronous -group [get_clocks adc_clk] \ -group [get_clocks sys_clk] \ -group [get_clocks dac_clk] ``` 3. **资源优化**： - 使用Block RAM而非Distributed RAM - 启用“FIFO Implementation”中的“Common Clock Buffer” --- ### 六、调试与验证 1. **ILA调试**： ```tcl # 在Vivado TCL控制台添加探针 create_debug_core u_ila ila set_property C_DATA_DEPTH 1024 [get_debug_cores u_ila] probe -create -name ADC_DATA -srg adc_fifo/din probe -create -name FIFO_STATUS -srg adc_fifo/afull ``` 2. **功能测试场景**： - 注入ADC超速数据（>50MHz），验证`afull`是否有效限流 - 模拟DAC高速读取，验证`aempty`是否阻止空读 - 测试时钟异步切换时的亚稳态恢复 --- ### 总结 通过**异步FIFO+阈值控制+CDC同步器**的组合，可安全实现不同时钟域的ADC-DAC数据传输： 1. **防溢出**：用`almost_full`提前暂停ADC写入 2. **防空读**：用`almost_empty`提前暂停DAC读取 3. **防亚稳态**：控制信号通过两级触发器同步 4. **性能优化**：合理计算FIFO深度，启用阈值预警[^2] > 此方案已在Xilinx RF-ADC/DAC系统中验证，支持多tile同步操作[^2]。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值