[Xilinx FPGA] #9 Xilinx FPGA CLB 中的 SLICEM 和 SLICEL

最新推荐文章于 2024-10-08 17:45:31 发布
最新推荐文章于 2024-10-08 17:45:31 发布
阅读量3.1k 收藏 11
点赞数 1
CC 4.0 BY-SA版权
分类专栏： [Xilinx FPGA] 文章标签： FPGA Slice
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/Zenor_one/article/details/92810936
博客介绍了FPGA的基本逻辑单元CLB，在Xilinx FPGA中，CLB又划分成SLICE，SLICE有SLICEM和SLICEL之分。SLICEM含可将LUT资源整合为RAM或ROM的逻辑，有做存储器和移位功能，SLICEL则无此功能。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

众所周知在 FPGA 中，CLB 是其基本逻辑单元。而对于 Xilinx FPGA，CLB 中又划分成 SLICE，而 SLICE 又有 SLICEM 和 SLICEL 之分。这里的 M 是指 Memory，L是指 Logic

其区别主要在于，SLICEM 中含有能够把 LUT 资源重新整合为 RAM 或 ROM 的逻辑。这就是所谓的Distributed Ram。而 SLICEL 则不具备此功能。所以 SLICEM 比 SLICEL 多了做存储器和移位的功能

 

Xilinx FPGA中的Slice组成结构详解
BUG？不存在的！
07-04 1908
Xilinx是FPGA市场的领导者之一，其Slice是Xilinx FPGA的基本组成单元，本文将深入探讨Slice的组成结构和实现原理。总结一下，Xilinx FPGA中的Slice具有灵活的逻辑函数实现、高效的状态存储和时序控制、可定制化的MUX选择器。这些强大的功能使得Slice在FPGA设计中扮演着至关重要的角色。在上述代码中，LUT模块实现了一个简单的与门逻辑函数，寄存器模块存储一个8位数据，在时钟脉冲上升沿的控制下进行自增操作，MUX模块通过选择输入信号的不同输出信号来实现功能。
从底层结构开始学习FPGA（1）----可配置逻辑块CLB（Configurable Logic Block）
热门推荐
孤独的单刀
06-09 2万+
你了解FPGA底层的可配置逻辑块CLB吗？
SliceM与SliceL
sdbzlh的专栏
08-26 8469
李虎： CLB中分为SliceM和SliceL。他们其中都有LUT。 SliceM（M是指Memory）和SliceL（L是指Logic）的区别是，SliceM中含有能够把LUT资源重新整合为Ram和Rom的逻辑。这就是所谓的Distributed Ram。       分布式RAM是如何产生的及其与Block RAM的区别 - 问 - 分布式和Block RAM的
XILINX 7系列FPGA_Slice_存储器_XADC篇
小仲0630的博客
04-12 1245
​转载说明 作者公众号：FPGA训练营。 文章转载自公众号：小白仓库。 1.Slice结构简介 Xilinx的官方文档在介绍FPGA的逻辑资源时通常是按照CLB（Configurable Logic Block）来介绍，把CLB作为FPGA里的最小逻辑单元。但是CLB是由2个slice构成，因此平时大家都把slice挂嘴边，称为最小的逻辑单元，很少提起CLB。因此本篇咱们就简要聊一聊s...
浅谈XILINX FPGA CLB单元 之 分布式RAM (Distributed RAM Available in SLICEM Only、RAM128X1D、Verilog原语描述)
用心记录每天的学习，提升自己，虽然有的很基础但真的很重要！
10-30 7031
一、分布式RAM(Distributed RAM)SLICEM中的函数发生器添加一个据输入端口和使能就将 其拓展成一个分布式 RAM。分布式 。分布式 RAM的资源可以在 SLICE中配置， 中配置。RAM的主要特点。二、SLICEM中配置RAM元素可实现以下配置，使用分布式RAM需要注意的地方，分布式RAM配置包括： 三、以RAM128X1D 为例（128位的 1位输出的随机存储器） 三、Xilinx 官方 Vivado中RAM128X1D的原语（primitive）描述 Verilog 中 关键部分
谈谈Xilinx UltraScale的6输入LUTS（查找表）和SLICE（一）
weixin_44109405的博客
12-12 3850
谈谈Xilinx的6输入LUTS（查找表） 最近用了赛灵思最新UltraScale系列芯片，然后就拿着赛灵思的UG好好研究了一番。发现这个这个系列的FPGA跟ZYNQ相比有了改变，原来ZYNQ是一个CLB包含2个SLICE，然后每个SLICE同时又包含4个6输入LUTS。ZYNQ里面的SLICE包含SLICEL和SLICEM，SLICEL只能做ROM，而SLICEM可以做ROM也可以做RAM，同时...
FPGA知识点
Pual_Georg的博客
04-17 1146
2.Distribute RAM 只能够由 SLICEM 组成，SLICEL 是无法组成 Distribute RAM 的。SliceM（M是指Memory）和SliceL（L是指Logic）的区别是，SliceM中含有能够把LUT资源重新整合为Ram和Rom的逻辑。1.CLB（CLB中分为SliceM和SliceL，他们其中都有LUT。） 是基本的组成单元，而Slice是CLB的基本的组成单元。每一个Slice里面有四个LUT。
FPGA学习笔记#2 基本组件——CLB、SLICE、LUT、MUX、进位链、DRAM、存储单元、BRAM
qq_38876396的博客
10-08 2858
本文介绍了FPGA基本单元：CLB，及其涉及的各个组件：SLICE、LUT、MUX、进位链、DRAM、存储单元、BRAM。
FPGA技术Xilinx 7系列与Ultrascale系列FPGA内部结构对比：可配置逻辑单元及资源特性分析
06-07
7系列中的CLB由CLB LL和CLB LM组成，每个SLICEL包含4个LUT6、3个MUX、1个进位链和8个触发器，而Ultrascale系列的CLB则由一个SLICEL和一个SLICEM构成，SLICEL内部组件数量翻倍。BRAM方面，Ultrascale系列提供了更灵活...
Xilinx FPGA资源解析与使用系列——CLB
gzy0506的博客
12-14 6973
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 Xilinx FPGA资源解析与使用系列——CLB前言CLB OverviewDevice ResourcesRecommended Design Flow其他内容总结 前言 以7系列FPGA为参考，参考文档（ug474） CLB：Configurable Logic Block 可配置逻辑块 CLB Overview 我们来看一下CLB的基本构成 CLB给我们提供了什么FPGA逻辑资源: 1、6输入查找表 2、可选配为2个5输入查找表
从底层结构开始学习FPGA----Xilinx 7 系列 FPGA 的逻辑优势
孤独的单刀
05-30 9125
Xilinx 7 系列 FPGA 的逻辑优势你了解吗？
FPGA之初探
lsh11111的博客
01-13 1352
fpga
FPGA资源介绍——可配置逻辑块CLB（三）
xvrixingkong的博客
09-23 2933
FPGA资源介绍——可配置逻辑块CLB（三）输入查找表（LUT6）数据选择器（MUX）进位链（Carry Chain）触发器（Flip-Flop） CLB（Configurable Logic Block）由两个Slice组成，由于Slice有SliceL(Logic)和SliceM(Memory)之分，因此CLB可分为CLBLL和CLBLM两类。 SliceL和SliceM内部都包含4个6输入查找表（LUT6）、3个数据选择器（MUX）、1个进位链（Carry Chain）和8个触发器（Flip-Flo
可配置的逻辑块（CLB）
dongtao Lv的博客
11-12 3519
可配置的逻辑块（CLB）
从底层结构开始学习FPGA（1）----可配置逻辑块CLB（Configurable Logic Block）_pll算不算fpga的基本单元(1)
2401_84183669的博客
05-07 679
我们可以用vivado打开一个器件的device视图：可以看到这些花里胡哨的五颜六色就分别代表了FPGA的底层硬件单元，主要有：可编程输入输出单元（IOB）、可编程逻辑单元（CLB）、时钟管理单元（MMCM/PLL）、BRAM、布线资源、内嵌的底层功能单元和内嵌专用硬件模块。其中最为主要的是（IOB）（CLB）。而我们今天的主角CLB则在上图中蓝色的若隐若现的位置，我们需要把它放大才能更好地观察：蓝色框中的就是CLB，同时也可以发现，CLB是由两个不的元素组成，这个元素我们称之为SLICE。
LUT及综合使用
qq_35608277的博客
02-05 5270
基本概念 LUT显示查找表（Look-Up-Table) 本质上就是一个SRAM。它把数据事先写入RAM后，每当输入一个信号就等于输入一个地址进行查表，找出地址对应的内容，然后输出。 目前主流FPGA都采用了基于SRAM工艺的查找表结构，也有一些军品和宇航级FPGA采用Flash或者熔丝与反熔丝工艺的查找表结 构。通过烧写文件预存（这一步在我们用bit文件配置FPGA时实现）改变查找表内容的方法来...
Xilinx-7系列之可配置逻辑块CLB
zyp626的博客
08-30 1048
1个LUT6可以实现4:1的选择器，2个LUT6可实现8:1的选择器，4个LUT6可实现16:1的选择器，以16:1的多路选择器为例，从每个LUT中选择2位D[1:0]作为选择位，其余4位D[3:0]作为数据选择输入位，4个LUT共16个选择输入位，结合F7AMUX，F7BMUX，F8MUX，选择位为4位，组合后即是有16种结果。使能信号CE与时钟同步，固定的在Q31中读取数据，LUT的最低有效为A[1]未被使用，工具将自动将其值设为1，A[6:2]为5位的地址，数据在Q（LUT6的O6）中进行输出。
xilinx -- FPGA的基本组成单元LUT学习
flomingo1的专栏
10-10 8679
　首先开门见山的回答这个问题——LUT的作用是实现所有的逻辑函数，也就是类似于计算Y=A&B+C+D之类的算式结果！ ”logic cells” 是 Xilinx 创造出来的一个市场用的刻度，可以用来衡量不同内部结构甚至不同厂商的资源情况。 “logic cells”代表的是一个没有其他任何功能的4输入LUT，在老一些的Xilinx的FPGA中，他们使用LUT的数目乘以1.2来计算LC...
使用matlab读取MRI影像的DICOM文件&header
qq_39328617的博客
08-09 1万+
matlab的图像处理工具箱（image processing toolbox）自带了读取医学图像DICOM文件的函数dicomread、dicominfo等，如果MRI影像数据的扫描参数丢失(本文以Slice order为例)，可以使用dicominfo函数来获取MRI影像的头文件，从而读取到扫描参数。 在图像处理工具箱中，涉及DICOM图像处理的matlab函数主要有以下12个 今天主要介绍...
Xilinx系列的FPGA中的逻辑片分为SliceM、SliceL，它们的区别是什么？每片Slice包含哪些部分，分别有多少
最新发布
07-10
<think>我们正在讨论Xilinx FPGA中的Slice结构，特别是SliceM和SliceL的区别。根据引用[1]和[2]： - 每个Slice包含4个6输入的LUT，8个FF以及MUX和Carry。 - Slice分为两种类型：SliceL（Logic）和SliceM（Memory）。 - 在7系列器件中，大约2/3的Slice为SliceL，其余为SliceM。 - 两者主要区别：SliceM可以配置为分布式RAM（Distribute RAM）和移位寄存器（Shift Register），而SliceL则不能。 此外，引用[3]提到了进位链（Carry Chain）的级联限制，它取决于当前列SLICE的个数，且不能跨逻辑区域（Logic Region）。全加器位宽为SLICE个数乘以4。 因此，我们需要详细说明SliceM和SliceL的组成结构以及它们之间的区别。 回答结构： 1. 概述Slice的基本组成（共同点） 2. 详细说明SliceM和SliceL的区别（重点在SliceM的额外功能） 3. 组成结构图（由于无法贴图，用文字描述） 4. 应用场景 注意：引用[2]提到SliceL的结构图，但用户没有提供图，所以我们用文字描述。 根据引用[1][2][3]，我们可以总结如下： 基本组成（共同点）： - 每个Slice包含： * 4个6输入LUT（查找表）或2个8输入LUT（因为一个6输入LUT可以拆分成两个5输入LUT，但通常还是按6输入描述） * 8个触发器（Flip-Flop，FF） * 多路选择器（MUX） * 进位链（Carry Chain）逻辑 区别： - SliceM除了上述基本逻辑资源外，还可以配置为： * 分布式RAM（Distributed RAM）：例如，可以配置为单端口RAM、双端口RAM等。 * 移位寄存器（Shift Register）：可以用于实现串行移位操作。 而SliceL只能用于一般的组合逻辑和时序逻辑，不能实现分布式RAM和移位寄存器。 关于进位链（引用[3]）： - 进位链在垂直方向（同一列）的Slice之间级联，级联的最大长度等于该列中Slice的个数，且不能跨逻辑区域（Logic Region）。 - 例如，在一个逻辑区域中，如果一列有50个Slice，那么进位链最多可以级联50个Slice，即全加器的位宽最大为50×4=200位。 另外，引用[2]提到，有的CLB（Configurable Logic Block）由两个SliceL构成，有的则由一个SliceL和一个SliceM构成。CLB是FPGA中比Slice更大的逻辑单元，通常一个CLB包含两个Slice。 结构描述（以SliceL为例，引用[2]）： - 一个SliceL包含4个部分（根据结构图，但未提供图，我们按常规描述）： 1. 4个6输入LUT（A6LUT, B6LUT, C6LUT, D6LUT） 2. 8个触发器（每个LUT对应2个触发器，因为每个LUT可以输出两个结果，每个触发器可以独立使用） 3. 多路选择器（用于选择LUT输出或触发器输出，以及组合逻辑） 4. 进位链（快速进位逻辑，用于算术运算） 在SliceM中，除了上述结构，还有额外的电路使其能够配置为存储器和移位寄存器。 应用场景： - SliceL：用于一般的逻辑电路。 - SliceM：当需要小容量的RAM或移位寄存器时，可以使用SliceM，这样可以节省Block RAM（BRAM）资源，并且具有更低的延迟。 注意：在设计中，综合工具会自动将设计映射到SliceL或SliceM，但了解区别有助于资源优化。 相关问题： 1. 分布式RAM和Block RAM在性能上有何区别？ 2. 如何利用SliceM实现移位寄存器？ 3. 在Xilinx FPGA中，一个CLB包含多少个Slice？ 4. 进位链的最大级联长度如何影响算术运算的设计？ 现在，我们按照上述结构组织答案。</think>### Xilinx FPGA SliceM与SliceL区别及组成结构分析 #### 一、Slice基础组成结构 每个Slice包含以下核心资源（适用于SliceL和SliceM）： 1. **LUT（查找表）** - 4个6输入LUT（Look-Up Table） - 可配置为逻辑函数发生器或分布式存储器 - 支持6输入或拆分为两个5输入LUT[^1][^2] 2. **触发器（FF）** - 8个D型触发器（Flip-Flop） - 支持同步/异步复位和置位功能 - 时钟使能控制能力[^1] 3. **互连资源** - 多路选择器（MUX） - 专用进位链（Carry Chain） - 级联限制：受限于当前列SLICE数量，不可跨逻辑区域 - 全加器位宽 = SLICE数量 × 4[^3] ![Slice基本结构](https://www.xilinx.com/content/dam/xilinx/support/documentation/user_guides/ug474_7Series_CLB.pdf) *典型Slice结构示意图（来源：Xilinx UG474）* #### 二、SliceM与SliceL关键区别 | **特性** | **SliceL** | **SliceM** | **技术影响** | |------------------|--------------------------------|---------------------------------|-------------| | **功能定位** | 纯逻辑单元 | 逻辑+存储混合单元 | | | **特殊功能** | ❌ 无存储功能 | ✅ 分布式RAM<br>✅ 移位寄存器 | [^1][^2] | | **资源分布** | 占总Slice约2/3 | 占总Slice约1/3 | [^1] | | **CLB组合** | 可单独组成CLB | 必须与SliceL配对组成CLB | [^2] | | **实现效率** | 通用逻辑优化 | 小容量存储高效实现 | | #### 三、SliceM的扩展功能详解 1. **分布式RAM实现** - 利用LUT实现小型异步RAM - 支持模式： - 单端口RAM（32×1位） - 双端口RAM（32×1位或64×1位） - 延迟：1个时钟周期访问 2. **移位寄存器实现** - 深度可编程（16位至128位） - 动态长度调整能力 - 典型应用：串并转换、延迟线 ```verilog // SliceM实现移位寄存器示例 (* USE_SRL = "YES" *) // 综合指令强制映射到SliceM reg [31:0] shift_reg; always @(posedge clk) shift_reg <= {shift_reg[30:0], din}; ``` #### 四、物理布局与资源约束 1. **CLB（可配置逻辑块）结构** - 每个CLB包含2个Slice - 组合类型： - 2×SliceL - 1×SliceL + 1×SliceM[^2] - 逻辑区域（Logic Region）内资源隔离 2. **进位链约束** - 最大级联深度 = 逻辑区域列高 - 禁止跨区域级联（防止时序违例）[^3] - 设计建议： - 关键路径进位链需垂直布局 - 位宽超过200位需分区设计 #### 五、设计应用建议 1. **优先使用SliceM场景** - 深度≤128的移位寄存器 - 小容量缓存（≤64位） - 多路选择器密集型逻辑 2. **避免资源冲突策略** ```tcl # XDC约束示例：限制RAM实现方式 set_property RAM_STYLE DISTRIBUTED [get_rams *] ``` 3. **资源平衡技巧** - 大型RAM使用Block RAM（BRAM） - 超长移位寄存器用SRL链级联 - 进位链敏感设计垂直布局 > **关键设计原则**：通过`USE_SRL`综合属性显式控制移位寄存器映射，利用`RAM_STYLE`约束优化存储实现[^1][^2]。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值