关于xilinx中ddr3仿真出现tRFC maximum violation during No Op问题记录

已于 2023-06-12 16:30:14 修改
阅读量1.3k 收藏 4
点赞数
分类专栏： FPGA 文章标签： fpga/cpld fpga
于 2021-05-31 20:27:11 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/Yuxin_Yu/article/details/117427921
版权

文章目录

1.问题描述

 在日常的FPGA开发中，ddr常用于对大量数据的存储，在对ddr的仿真过程中，常采用的是官方提供的ddr3_model.sv模块，简单方便。前段时间采用其进行仿真时，出现了app_rdy在进行短暂的读取数据后，一直置低，并且信息窗口报错如下在这里插入图片描述
在这里插入图片描述
 因为这个问题卡了我好多天，一直得不到解决，后面直接放下，转而去解决其他问题了，近来项目整合，不得不解决问题。于是乎到处问，最后得到一位南理工的同行指点，才算是解决了问题，特此记录在此，给后人排坑。

2.解决方案

 给MIG模块的输入信号app_sr_req置零，其在官方的说明如下在这里插入图片描述
 除了app_sr_req信号常会被忽略，还有app_ref_req和app_zq_req信号也常会被忽略，最好也给这两个信号置零
在这里插入图片描述
在这里插入图片描述

Xilinx ISE中DDR3 IP核的使用（1）
zhangningning1996的博客
02-22 7565
ISE 中mig IP的调用与仿真环境的搭建项目简介简述MIG IP建立的步骤MIG自带示例工程的搭建MIG 仿真环境的搭建仿真结果结束语 项目简介简述 Xlinx的MIG IP核是官方给出的DDR驱动，是一个FPGA工程师由入门更近一步必学的一个IP，因为FPGA本身的优势就是吞吐量特别大，而这一定伴随着内存的操作。Xlinx的软件版本主要有ISE与vivado两个软件，两个软件MIG的使用方法...
南亚DDR3 SDRAM NTC-DDR3-1Gb-G-V14
05-03
南亚DDR3 SDRAM NTC-DDR3-1Gb-G-V14是南亚科技公司（Nanya Technology Corp.）生产的DDR3同步动态随机存取存储器（SDRAM）产品，容量为1Gb（即128Mb）。这款内存条采用JEDEC DDR3标准，包含了一系列的技术特性，旨在...
xilinx中ddr3仿真出现tRFC maximum violation during No Op问题
m0_72015659的博客
10-03 423
第二步：使用BRAM替代DDR3仿真模型，进行AXI总线时序仿真，（这一步是请教大佬得到的经验），仿真无误后确定AXI时序操作正常。在调用DDR3仿真模型时出现该问题，WREADY拉高的长度与实际需要突发的长度不匹配，还可以观察到此时打印窗口的行列，bank的值都是X。3、分享一个将AXI的读写DDR3操作封装成FIFO接口的模块，此版本仅为第一版本，后面使用时发现有问题会不断的迭代。第一步：怀疑AXI总线操作违规，阅读手册后发现使用是正确的。本文章仅用于学习记录。
使用modelsim仿真DDR3报错Module ‘SIP_PHY_CONTROL‘ is not defined将modelsim改为2020.4版本解决
weixin_44841317的博客
10-28 1171
UBOOT学习之DDR3
qq_37400022的博客
02-16 1525
DDR3内存简介 1. ROM和RAM简介 - RAM RAM随机存储器，可以随时进行读写操作，速度块，但是掉电以后数据会丢失。比如内存条、SDRAM、SRAM和DDR都是RAM,RAM一般用来保存程序数据、中间结果。 - ROM ROM只读存储器，随着科技发展，ROM演变为FLASH,flash可以写操作，但是相对于读操作，效率低。例如手机配置“8G+128G”，8G指的就RAM,128G指的就是FLASH。EMMC、NAND Flash和UFS都属于ROM。总的来说，RAM读写速度快，但是掉电数据会丢失
modelsim仿真MCB DDR3 IP核时的报错
七水的博客
04-17 4014
问题描述： ddr3_model_parameters_c3.vh这个文件总是编译不过去，有错误。 错误提示： Error: (vlog-2902) ddr2_model_parameters_c3.vh(214): A `define was found on the same line as a SystemVerilog `ifdef, `ifndef, `elsif, or
xilinx平台DDR3设计教程.
04-25
“xilinx平台DDR3设计教程”可能包含了上述步骤的详细指南，包括如何配置MIG IP，如何进行仿真验证，以及如何解决常见问题。这类教程对于初学者来说是宝贵的实践指导材料。 通过深入理解和实践DDR3设计，开发者...
DDR3的效率杀手——时间参数
08-03
DDR3效率杀手——时间参数 DDR3是当前主流的SDRAM存储芯片，广泛应用于PC、消费电子和通信设备领域。但是，DDR系列存储芯片的效率是一个世界性难题。本文将探讨DDR3存储芯片的主要时间参数，这些参数对DDR3的访问...
DDR3规格说明书
12-13
DDR3内存是一种随机存取内存（RAM），它是动态RAM（DRAM）的一种形式，用于在计算机和其他数字设备中存储和读取数据。DDR3是第四代双倍数据速率同步动态随机存取内存，它在DDR2的基础上进行了技术提升和性能优化。 ...
DDR3 controller 之储存器介绍
weixin_44101336的博客
07-04 2996
DDR3 SDRAM 接口信号：特别重要，物理层的时序转化就得跟着它来； DDR3操作流程：DDR3 SDRAM 操作流程 如图所示，是 DDR3 颗粒内部单个 Bank 的状态机命令跳转过程。由于 DRAM电容充放电读写数据的关系，每一个命令之间的跳转必须满足特定的时间参数，对DDR3 颗粒的读写就是要玩转这些时间参数，使 DDR3 颗粒内部的状态机运行起来。下图的实线箭头代表了状态之间通过命令使能进行跳转，虚线箭头代表状态机自动跳转。可以看到， DDR3 SDRAM 首先要经过上电复位和初始化过程，这
DDR内存时序指南
奋斗中拥有
04-15 1万+
  DDR 内存 既然叫做双倍速率SDRAM（Dual date rate SDRSM），就是说是SDRAM的升级换代产品。从技术上分析，DDR SDRAM最重要的改变是在界面数据传输上，其在时钟信号上升缘与下降缘时各传输一次数据，这使得DDR的数据传输速率为传统SDRAM的两倍。那么大家就应该知道了，我们所说的DDR400，DDR333，DDR266，他们的工作频率其实仅为那些数值的一半
DDR4时序参数整理
最新发布
数字IC那些事儿的博客
11-06 8243
tRAS (Active to Precharge Delay): 行选通到预充电的延迟时间，即行选通到下一次行选通开始之间的时间间隔。tRTP (Read to Precharge Delay): 读到预充电的延迟时间，即读操作完成到预充电开始之间的时间间隔。tRP (RAS Precharge Time): 行选通预充电时间，即行选通结束到下一次行选通开始之间的时间间隔。tRCD (RAS to CAS Delay): 行选通到列选通的延迟时间，即发出行地址到发出列地址的时间间隔。
关于DDR协议的一些操作的理解2
juvenilexhq的博客
12-03 6493
一些操作命令：1.precharge：由于SDRAM的寻址具体独占性，所以在进行完读写操作后，如果要对同一L-Bank的另一行进行寻址，就要将原来有效（工作）的行关闭，重新发送行/列地址。L-Bank关闭现有工作行，准备打开新行的操作就是预充电（Precharge）。预充电可以通过命令控制，也可以通过辅助设定让芯片在每次读写操作之后自动进行预充电。实际上，预充电是一种对工作行中所有存储体进行数据重写，并对行地址进行复位，之所以称为DRAM，就是因为它要不断进行刷新（Refresh）才能保留住数据，因此它是D
DDR3基础详解
热门推荐
Respate
08-07 4万+
DDR3基础详解 最近在IMX6平台下做DDR3的测试接口开发，以前在学习嵌入式时，用的是官方源码，没有做过多的研究。此时需要仔细研究DDR3的引脚与时序，此篇是我在学习DDR3做的归纳与总结，其中有大部分内容是借鉴他人的 博客，大部分博客的链接我已经贴出来了，如果存在版权或知识错误请直接联系我。 PS:本着知识共享的原则，此篇博客可以随意转载，不过请标明出处(虽然大部分内容不是我写的，但是整理也挺累的 _ ！) 一、专有名词索引表 名称缩写 名称含义 名称描述 RAS 行地址选通脉冲 Ro
【常见 Error & Bug】Vivado仿真报错 ERROR: [XSIM 43-3322] 解决方法
记录学习历程
10-10 7420
在进行 DDR3 实验时，仿真时出现以下报错信息。谷歌翻译为：错误:[XSIM 43-3322]顶层Verilog设计单元在库工作中静态精化失败。
基于Xilinx DDR3的IP核初始化失败的问题
weixin_42442786的博客
03-18 5751
我遇到这个现象，但愿对你的设计有帮助。 硬件设计上用的是两片SM41J256M16M进行拼接的。再生成IP的时候也就是32bit的数据位。其它都是常规操作。 IP生产完成后直接跑一下官方的example是没有问题的。 ...
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值