虚拟机的搭建

本文详细介绍了MySQL数据库的主从复制机制,包括数据如何从主节点复制到一个或多个从节点,以及不同复制方式的特点。同时,文章对比了虚拟机三种网络模式:桥接模式、NAT模式和仅主机模式,解释了它们在网络通信中的作用及区别。

主从复制

一台主机器更新数据之后,给从机器通信 从机器就会立马将数据落地

MySQL 主从复制是指数据可以从一个MySQL数据库服务器主节点复制到一个或多个从节点。MySQL 默认采用异步复制方式,这样从节点不用一直访问主服务器来更新自己的数据,数据的更新可以在远程连接上进行,从节点可以复制主数据库中的所有数据库或者特定的数据库,或者特定的表

连接外机时 虚拟机改成桥接模式
通过下面的这个命令 对虚拟机的ip进行修改
在这里插入图片描述
形象的说:

  1. 桥接模式的虚拟机,就像一个在路由器"民政局"那里"上过户口"的成年人,有自己单独的居住地址,虽然和主机住在同一个大院里,但好歹是有户口的人,可以大摇大摆地直接和外面通信。
  2. NAT模式的虚拟机,纯粹就是一个没上过户口的黑户,路由器"民政局"根本不知道有这么个人,自然也不会主动和它通信。即使虚拟机偶尔要向外面发送点的信件,都得交给主机以主机的名义转发出去,主机还专门请了一位叫做NAT的老大爷来专门负责这些虚拟机的发信、收信事宜。

  1. 仅主机模式的虚拟机,纯粹是一个彻彻底底的黑奴,不仅没有户口、路由器"民政局"不知道这么号人,还被主机关在小黑屋里,连信件也不准往外发

五点版本的安装指南
https://www.cnblogs.com/cypress/p/8610279.html?from=timeline&isappinstalled=0

### 使用虚拟机搭建数字电路仿真环境的方法教程 #### 虚拟机环境的选择与配置 为了实现高效的数字电路设计和仿真,可以选择基于Linux系统的虚拟机作为开发平台。推荐使用Ubuntu 20.04 LTS版本,因为它具有良好的稳定性和兼容性[^5]。通过下载并安装预装EDA工具的虚拟机镜像,可以显著减少手动配置的时间成本。 #### 安装过程概述 1. **获取虚拟机镜像** 可以从公开资源站点(如引用中的GitCode仓库)下载已经集成好EDA工具链的Ubuntu 20.04虚拟机镜像文件[^1]。这些镜像通常包含了常用的EDA工具,例如ModelSim/QuestaSim、VCS等。 2. **部署虚拟机** 利用VirtualBox或VMware Workstation Pro等虚拟化软件加载所下载的虚拟机镜像。按照提示完成虚拟机设置,分配足够的内存和CPU核心数量给虚拟机实例,以便能够流畅运行复杂的仿真任务[^4]。 3. **验证环境完整性** 启动虚拟机后,确认所有必要的EDA工具已正确安装并且路径变量已被正确配置。可以通过命令行测试一些基础功能来确保环境可用性,比如尝试编译一段简单的Verilog RTL代码[^2]。 #### 搭建具体仿真的步骤说明 以下是利用Synopsys VCS-MX进行典型加法器模块仿真的操作流程: 1. **创建RTL源码** 编写待仿真的硬件描述语言(HDL)程序,这里给出一个四比特全加器的例子: ```verilog module adder ( input clk, input rst_, input [3:0] a, input [3:0] b, output reg [4:0] out ); always @(posedge clk or negedge rst_) begin if (~rst_) out <= 5'b0; else out <= a + b; end endmodule ``` 2. **编写Testbench脚本** Testbench用于驱动DUT(Device Under Test),即上面定义好的adder模块,并收集其响应数据供后续分析评估之用。下面展示了一种基本形式testbench结构: ```verilog `timescale 1ns / 1ps module tb_adder(); // Inputs reg clk; reg rst_; reg [3:0] a; reg [3:0] b; // Outputs wire [4:0] out; // Instantiate the Unit Under Test (UUT) adder uut ( .clk(clk), .rst_(rst_), .a(a), .b(b), .out(out) ); initial begin $dumpfile("adder.vcd"); $dumpvars(0, tb_adder); // Initialize Inputs clk = 0; rst_ = 0; #(CLK_PERIOD*2); // Wait for reset to complete rst_ = 1; repeat(10) begin @(posedge clk); a = $random % 16; // Randomize inputs between 0 and 15 b = $random % 16; end $finish; end always #5 clk = ~clk; // Clock generation with period of 10 time units endmodule ``` 3. **执行编译与仿真指令** 进入终端界面,切换至存储有上述两个文件的工作目录,依次键入如下命令完成整个流程: ```bash vlogan -work work ./adder.v ./tb_adder.v vsim -c -do "run -all" work.tb_adder ``` 上述命令分别负责将HDL源码转换为目标格式对象文件(`vlogan`);启动无图形模式下的仿真会话(`vsim`)[^2]。 #### 总结注意事项 - 确保宿主机操作系统满足最低系统需求规格; - 对于大型项目考虑增加交换空间大小避免因内存不足引发崩溃现象发生; - 如果遇到许可证授权方面的问题,则需联系供应商申请合法使用权或许可证激活服务[^3]。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值