用ModelSim、Mars和Verilog做计算机组成原理CPU实验注意事项

这篇博客介绍了如何利用ModelSim进行项目创建、编译和仿真,以及观察波形图。同时,讲解了Mars如何处理汇编代码并查看CPU状态。还涉及Verilog的基本语法,比较了Verilog与C语言的异同,并讨论了数据通路设计和控制器设计。此外,提到了MUX和FLOPR的使用,以及在ModelSim中遇到的常见问题和解决方案。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

1. 介绍ModelSim的使用。

    包括:创建project,倒入已有问题,编译,开始方针,加入待观测信号,运行仿真,看波形图。

2. 介绍Mars的使用。

    包括:从汇编代码生成机器代码;逐条指令运行,查看cpu状态(寄存器,数据内存)。

3. testbench的写法。

    讲解简单示例例如count4的,也讲解P1的。

4. Verilog基本语法。

    对着基本模块的verilog实现看,既讲解verilog基本语法,又讲解模块的基本实现方法。

    讲解Verilog语法与C语言的相似性。

5. 讲解Verlog实现与C语言函数的不同之处。

    实例化,连线的实际含义

    模块、输入输出引脚vs函数调用

6. 数据通路设计(静态连接)vs控制器设计(动态信号)

    讲解状态机,讲解RTL,MPIS指令手册的使用

7. 讲解MUX的使用

    多选一时使用

8. 讲解flopr的使用

    数据需要保存到下一周期时必须使用



Problem&Solution:

1. ModelSim使用绝对路径,很多找不到文件的错误都源于词。

2. ModelSim中文支持不好,项目和文件名中不要有中文。

3. ModelSim仿真看不见波形解决办法

关于modelsim仿真时出现 No objects found matching '/*' 问题在Model

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值