<?xml version="1.0" encoding="utf-8" ?><rss version="2.0"><channel><title><![CDATA[Water_Star1的博客]]></title><description><![CDATA[]]></description><link>https://blog.youkuaiyun.com/Water_Star1</link><language>zh-cn</language><generator>https://blog.youkuaiyun.com/</generator><copyright><![CDATA[Copyright &copy; Water_Star1]]></copyright><item><title><![CDATA[山东大学计算机组成原理实验12时序系统实验（含原理图，引脚分配，输入输出）]]></title><link>https://blog.youkuaiyun.com/Water_Star1/article/details/141675271</link><guid>https://blog.youkuaiyun.com/Water_Star1/article/details/141675271</guid><author>Water_Star1</author><pubDate>Thu, 29 Aug 2024 12:12:14 +0800</pubDate><description><![CDATA[设计控制器，开关数据为移位器预置 0001。选用适当方案，设计出实验线路图。
设计试验步骤。利用指示灯观察实验现象，写出实验报告。计数器可以采用
74LS161；译码器采用 74LS138；移位寄存器采用 74LS194；反相器采用 74LS04。
]]></description><category></category></item><item><title><![CDATA[山东大学计算机组成原理实验11节拍脉冲发生器时序电路实验（含原理图，引脚分配，输入输出）]]></title><link>https://blog.youkuaiyun.com/Water_Star1/article/details/141670934</link><guid>https://blog.youkuaiyun.com/Water_Star1/article/details/141670934</guid><author>Water_Star1</author><pubDate>Thu, 29 Aug 2024 10:01:20 +0800</pubDate><description><![CDATA[（1）连续节拍发生电路设计
设计工程文件，硬件电路如图11-1所示。使实验平台工作于模式5，主系统时钟源接4Hz，键8控制RST1，高电平时可以看到，发光管D1、D2、D3、D4分别显示T1、T2、T3、T4的输出电平，锁定引脚并硬件下载测试。引脚锁定后进行编译、下载和硬件测试实验。将实验过程和实验结果写进实验报告。
 (2)单步节拍发生电路设计
用单步节拍发生电路可以对微程序进行单步运行调试，电路如图11-3所示。该电路每当RST1出现一个负脉冲后，仅输出一组T1、T2、T3、T4节拍信号，直到RST1出]]></description><category></category></item><item><title><![CDATA[山东大学计算机组成原理实验10二进制补码加法器实验（含原理图，引脚分配，输入输出）]]></title><link>https://blog.youkuaiyun.com/Water_Star1/article/details/141637439</link><guid>https://blog.youkuaiyun.com/Water_Star1/article/details/141637439</guid><author>Water_Star1</author><pubDate>Wed, 28 Aug 2024 12:09:08 +0800</pubDate><description><![CDATA[设计二进制补码加法器，数据宽度为 4 位，设计出实验线路图。设计试验步骤。使用
开关进行数据加载，完成补码加、减运算。符号位运算采用双符号位，累加器应有清零控
制。通过指示灯观察运算结果，记录实验现象，写出实验报告。累加器选用一片 74LS273；
加法器用两片 74 LS283；原、反码控制器用一片 74LS86。溢出判断用一片 74LS86。键 1-
键 4 为输入数据 a1-a4，DOUT1 为输入 f，键 5 键 6 为输入 c1,c2，键 7 为输入 CLR，键 8 为输入 CLK。
]]></description><category></category></item><item><title><![CDATA[山东大学计算机组成原理实验实验实验9RAM扩展实验（含原理图，引脚分配，输入输出）]]></title><link>https://blog.youkuaiyun.com/Water_Star1/article/details/141634500</link><guid>https://blog.youkuaiyun.com/Water_Star1/article/details/141634500</guid><author>Water_Star1</author><pubDate>Wed, 28 Aug 2024 11:56:33 +0800</pubDate><description><![CDATA[实验内容
（1） 采用实验 8 所设计的 256 x 4 的 RAM 的结构（参考实验 8 生成器件），构成 1K 
x8 的存储器。根据课本第 4 章的内容自行设计实现方案。
（2） 实验 8 中，因为 RAM 的数据输入和数据输出是不同的端口，设计时不用隔离器
件。要利用 2-4 译码器 74139。
（3） 选择五个不连续的存贮单元地址，分别存入不同内容，作单个存贮器单元的读
/写操作实验。
]]></description><category></category></item><item><title><![CDATA[山东大学计算机组成原理实验8RAM实验（含原理图，引脚分配，输入输出）]]></title><link>https://blog.youkuaiyun.com/Water_Star1/article/details/141604823</link><guid>https://blog.youkuaiyun.com/Water_Star1/article/details/141604823</guid><author>Water_Star1</author><pubDate>Tue, 27 Aug 2024 15:50:52 +0800</pubDate><description><![CDATA[在 FPGA 中利用嵌入式阵列块 EAB 可以构成存储器，RAM 的结构如图。数据从 sram 的
左边 d[7..0]输入，从右边 q[7..0]输出，R/W 为读/写控制信号端。当输入数据和地址准备
好以后，在 inclock 是地址锁存时钟，当信号上升沿到来时，地址被锁存，数据写入存储
单元。数据的读出控制是从 a[7..0]输入存储单元地址，在 CLK 信号上升沿到来时，该单元
数据从 q[7..0]输出。R/W 是读/写控制端，低电平时进行读操作，高电平时进行写操作；
CLK 是读/写时钟脉冲信号]]></description><category></category></item><item><title><![CDATA[山东大学计算机组成原理实验7ROM实验（含原理图，引脚分配，输入输出，含选做）]]></title><link>https://blog.youkuaiyun.com/Water_Star1/article/details/141604287</link><guid>https://blog.youkuaiyun.com/Water_Star1/article/details/141604287</guid><author>Water_Star1</author><pubDate>Tue, 27 Aug 2024 15:42:49 +0800</pubDate><description><![CDATA[（1）掌握FPGA中lROM的设置，作为只读存储器ROM的工作特性和配置方法；（2）用文本编辑器编辑mif文件配置ROM，学习以mif格式文件加载于ROM中；（3）在初始化存储器编辑窗口编辑mif文件配置ROM；（4）验证FPGA中ROM的功能。实验中主要掌握三方面的内容：1、ROM的参数设置；2、ROM中数据的写入，即初始化文件的编写；3、ROM的实际应用，在实验台上的调试方法。参考《中的ROM的设计过程。]]></description><category></category></item><item><title><![CDATA[山东大学计算机组成原理实验6七段译码设计（含原理图，引脚分配，实验结果输入输出）]]></title><link>https://blog.youkuaiyun.com/Water_Star1/article/details/141524631</link><guid>https://blog.youkuaiyun.com/Water_Star1/article/details/141524631</guid><author>Water_Star1</author><pubDate>Sun, 25 Aug 2024 09:59:20 +0800</pubDate><description><![CDATA[山东大学计算机组成原理实验6七段译码设计（含原理图，引脚分配，实验结果输入输出）
4位计数器连接 7 段译码，多数码管进行显示控制。设计工程文件，使实验平台工
作于模式 6，锁定引脚并硬件下载测试，输入引脚 clock0 绑定于键 8，输入引脚 rst0
绑定于键 7，清零引脚绑定于键 6，输出引脚 led[6..0]绑定于数码 8。引脚锁定后进行
编译、下载和硬件测试实验。将实验过程和实验结果写进实验报告。]]></description><category></category></item><item><title><![CDATA[山东大学计算机组成原理实验5四位补码运算器（含原理图，引脚分配，实验结果输入输出）]]></title><link>https://blog.youkuaiyun.com/Water_Star1/article/details/141486974</link><guid>https://blog.youkuaiyun.com/Water_Star1/article/details/141486974</guid><author>Water_Star1</author><pubDate>Sat, 24 Aug 2024 08:50:25 +0800</pubDate><description><![CDATA[山东大学计算机组成原理实验5四位补码运算器（含原理图，引脚分配，实验结果输入输出）
本实验要求设计一个能够实现补码加法、减法、左移、右移、直接传送等功能的四位补码运算器，图5为四位补码运算器的电路框图,图中，移位器具有左移、右移和直接传送功能。实验时，图5中的元件可直接调用，其中R0、R1、R2四位寄存器可直接调用元件库中的4D寄存器74173（设计原理图时74173的G1N、G2N、MN、NN和CLR管脚接地），移位器可调用本章实验4中设计的移位器元件，四位加法器可调用本章实验3中设计的补码加法器元件。]]></description><category></category></item><item><title><![CDATA[山东大学计算机组成原理实验4移位器（含原理图，引脚分配，实验结果输入输出）]]></title><link>https://blog.youkuaiyun.com/Water_Star1/article/details/141486314</link><guid>https://blog.youkuaiyun.com/Water_Star1/article/details/141486314</guid><author>Water_Star1</author><pubDate>Sat, 24 Aug 2024 08:41:03 +0800</pubDate><description><![CDATA[山东大学计算机组成原理实验4移位器（含原理图，引脚分配，实验结果输入输出）
本实验要求采用传送方式实现二进制数的移位电路。图4给出了可对四位二进制数实现左移1位（×2），右移1位（÷2）和直接传送功能的移位线路，这也是运算器的主要功能。

在LM（左移）的控制下可实现左移1位，空位补0。

在RM（右移）的控制下可实现右移1位，空位补0。

在DM（直送）的控制下可实现直接传送。]]></description><category></category></item><item><title><![CDATA[山东大学计算机组成原理实验3补码加法器（含原理图，引脚分配，输入输出，含选做）]]></title><link>https://blog.youkuaiyun.com/Water_Star1/article/details/141451978</link><guid>https://blog.youkuaiyun.com/Water_Star1/article/details/141451978</guid><author>Water_Star1</author><pubDate>Fri, 23 Aug 2024 09:14:36 +0800</pubDate><description><![CDATA[实验内容及说明本实验要求采用一位全加器和异或门设计一个四位二进制补码加法器，操作数和运算结果均采用补码表示，该加法器要求可做补码加法，也可做补码减法运算。在补码运祘中：（X)补 十（Y)补 ＝（X十Y)补（X)补 -（Y)补 ＝（X)补 十（-Y)补图3是四位补码加法器的原理图，图中SUM3-SUM0表示四位和数，C4为向高位的进位，A3-A0为A操作数，B3-B0为B操作数，C0为低位来的进位， K为控制端，当K为高电平时，执行减法运算，K为低电平时，执行加法运算。]]></description><category></category></item><item><title><![CDATA[山东大学计算机组成原理实验2逻辑运算电路（含原理图，引脚分配，输入输出，含选做）]]></title><link>https://blog.youkuaiyun.com/Water_Star1/article/details/141408459</link><guid>https://blog.youkuaiyun.com/Water_Star1/article/details/141408459</guid><author>Water_Star1</author><pubDate>Thu, 22 Aug 2024 08:24:32 +0800</pubDate><description><![CDATA[山东大学计算机组成原理实验2逻辑运算电路（含原理图，引脚分配，输入输出，含选做）
本实验要求设计一个能实现 1 位逻辑乘 ab、逻辑或 a+b、半加(a 异或 b)的逻辑运算电
路。图 2 为实现上述逻辑功能的电路原理图，其中参与运算的两个 1 位二进制数为 a 和
b，and、xor 和 or 分别为与运算、异或运算和或运算控制输入端。
选做部分：利用一位逻辑运算的结果实现两个 4 位二进制数 A（a3a2a1a0）和
B(b3b2b1b0)的逻辑运算并生成元件符号。使平台工作于模式 5，当按键开关不足时]]></description><category></category></item><item><title><![CDATA[山东大学计算机导论与程序设计基础限时测试三/作业三]]></title><link>https://blog.youkuaiyun.com/Water_Star1/article/details/141350092</link><guid>https://blog.youkuaiyun.com/Water_Star1/article/details/141350092</guid><author>Water_Star1</author><pubDate>Tue, 20 Aug 2024 10:19:05 +0800</pubDate><description><![CDATA[山东大学计算机导论与程序设计/程序设计基础的现实测试三和作业三
A : 旋转数组B : 链表的公共结点A : 判断2的幂B : 删除链表重复结点
]]></description><category></category></item><item><title><![CDATA[山东大学计算机导论与程序设计基础实验11-12]]></title><link>https://blog.youkuaiyun.com/Water_Star1/article/details/141319634</link><guid>https://blog.youkuaiyun.com/Water_Star1/article/details/141319634</guid><author>Water_Star1</author><pubDate>Mon, 19 Aug 2024 10:58:13 +0800</pubDate><description><![CDATA[山东大学计算机导论与程序设计/程学设计基础实验11-12
斐波那契序列  递归折半查找  递归寻找最大值  递归寻找假币  贪心  链表相关操作]]></description><category></category></item><item><title><![CDATA[山东大学计算机导论与程序设计基础限时测试二和作业二]]></title><link>https://blog.youkuaiyun.com/Water_Star1/article/details/141246749</link><guid>https://blog.youkuaiyun.com/Water_Star1/article/details/141246749</guid><author>Water_Star1</author><pubDate>Fri, 16 Aug 2024 09:24:51 +0800</pubDate><description><![CDATA[计算机导论与程序设计/程序设计基础 限时测试二，作业二。
A : 最大子数组和  B : 字符串乘法
A : 谁笑到最后     B : 字符串浮点加法]]></description><category></category></item><item><title><![CDATA[山东大学计算机导论与程序设计基础实验5-9]]></title><link>https://blog.youkuaiyun.com/Water_Star1/article/details/141206581</link><guid>https://blog.youkuaiyun.com/Water_Star1/article/details/141206581</guid><author>Water_Star1</author><pubDate>Thu, 15 Aug 2024 09:25:14 +0800</pubDate><description><![CDATA[计算机导论与程序设计/程序设计基础实验5-9
A : 实验5 字符串的输入输出
B : 实验5 复数转换
C : 实验6 整数的进制转换
D : 实验6 浮点数的进制转换
E : 实验7 递推
F : 实验7 线性同余法
G : 实验9 排序
H : 实验9 查找
I : 实验9 蒙特卡罗算法
]]></description><category></category></item><item><title><![CDATA[山东大学计算机导论与程序设计基础练习1]]></title><link>https://blog.youkuaiyun.com/Water_Star1/article/details/141182319</link><guid>https://blog.youkuaiyun.com/Water_Star1/article/details/141182319</guid><author>Water_Star1</author><pubDate>Wed, 14 Aug 2024 09:52:55 +0800</pubDate><description><![CDATA[山东大学计算机导论与程序设计/程序设计基础练习一
A : 判断回文数
B : 寻找加数
C : H的电动车
D : 子串排序
]]></description><category></category></item><item><title><![CDATA[山东大学计算机导论与程序设计基础限时测试一]]></title><link>https://blog.youkuaiyun.com/Water_Star1/article/details/141154846</link><guid>https://blog.youkuaiyun.com/Water_Star1/article/details/141154846</guid><author>Water_Star1</author><pubDate>Tue, 13 Aug 2024 09:29:43 +0800</pubDate><description><![CDATA[山东大学计算机导论与程序设计/程序设计基础限时测试一
A:简单罗马数字
B : 完全平方数
C : 颜色分类
D : 简单括号匹配
]]></description><category></category></item><item><title><![CDATA[山东大学计算机导论与程序设计基础实验1-4]]></title><link>https://blog.youkuaiyun.com/Water_Star1/article/details/141126517</link><guid>https://blog.youkuaiyun.com/Water_Star1/article/details/141126517</guid><author>Water_Star1</author><pubDate>Mon, 12 Aug 2024 11:35:02 +0800</pubDate><description><![CDATA[山东大学程序设计基础，计算机导论与程序设计OJ实验。
标准数学函数使用
标准输入输出及数字的机内表示 
今有物不知其数
喝不完的啤酒
输出乘法口诀表 
圆周率的近似值
简单矩阵运算
简单背包问题]]></description><category></category></item><item><title><![CDATA[山东大学计算机系统原理实验二进制炸弹拆除]]></title><link>https://blog.youkuaiyun.com/Water_Star1/article/details/141086274</link><guid>https://blog.youkuaiyun.com/Water_Star1/article/details/141086274</guid><author>Water_Star1</author><pubDate>Sat, 10 Aug 2024 09:55:29 +0800</pubDate><description><![CDATA[要求根据反汇编指令分析程序运行需要的参数，即需要正确的输入，以拆除 炸弹。根据通过的关卡数目评判最终的实验得分。(1) 熟悉 MIPS 指令集；(2) 根据反汇编程序可以分析程序的功能和执行流程；(3) 熟悉 GDB 调试工具，帮助程序理解。]]></description><category></category></item><item><title><![CDATA[山东大学计算机组成原理实验14综合实验（含原理图，实验结果实物图，结论分析）]]></title><link>https://blog.youkuaiyun.com/Water_Star1/article/details/141052039</link><guid>https://blog.youkuaiyun.com/Water_Star1/article/details/141052039</guid><author>Water_Star1</author><pubDate>Fri, 09 Aug 2024 09:08:05 +0800</pubDate><description><![CDATA[山东大学计算机组成原理实验14综合实验（含原理图，实验结果实物图，结论分析）
实验内容及说明
CPU综合实验电路包括运算器电路和控制器电路。图14-1给出了CPU综合实验结构框图。运算器由三个寄存器R0、R1、R2、移位器、加法器等构成，并组装在一起构成ALU算术逻辑运算部件，参照四位补码运算器电路框图所示。]]></description><category></category></item></channel></rss>