【Cadence17.2】Capture CIS封装设置、DRC、BOM单生成和网表生成

最新推荐文章于 2024-08-12 09:27:33 发布

Wands10

最新推荐文章于 2024-08-12 09:27:33 发布

阅读量3.3k

点赞数 2

文章标签：开发工具 pcb设计制作

本文链接：https://blog.youkuaiyun.com/Wands10/article/details/113667226

版权

本文详细介绍了如何在Cadence17.2中进行封装设置，包括通过Edit Object Properties统一管理元器件封装；执行DRC检查，配置Electrical Rules和Physical Rules；以及两种方法生成BOM清单，分别是通过Tools->Bill of Materials和Reports->CIS Bill of Materials；最后讲解了网表文件的生成，通过Tools->Create Netlist生成PCB Editor格式的网表。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

【Cadence17.2】Capture CIS封装设置、DRC、BOM单生成和网表生成

封装设置
DRC
生成BOM
生成网表文件

封装设置

在这里插入图片描述
右键工程文件，选择Edit Object Properties，打开属性管理界面。

在Parts一栏中可以看到所有的元器件的属性，在这里可以对元器件的封装进行统一的设置，设置元器件的封装只需修改相应的PCB Footprint值即可。
该表除了元器件属性之外，也可以看到所有网络或者引脚的属性，可用于对各种属性的统一管理。