Altera EPM570 CPLD 学习（三） Quartus原理图设计法

原创已于 2024-04-05 17:44:47 修改 · 969 阅读

·

3

·

CC 4.0 BY-SA版权

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

文章标签：

于 2024-04-04 20:16:03 首次发布

本文介绍了如何利用Quartus软件通过原理图设计法搭建一个8-3编码器，包括创建工程、绘制逻辑图、编写表达式、编译与下载，最终实现预期功能。

Quartus可以写代码，也可以画原理图，在学习数字电路时，用Quartus原理图设计法搭建电路然后验证结果，也是一种很好的学习方法

今天我们就用原理图设计法来搭建一个普通8-3编码器，顺便学习Quartus的操作。

还是用EPM570C5N核心板来做实验，新建名为schematic_8_3的工程

完成新建工程后，点击左上角File/New,选择 Block Diagram/Schematic File

这时要先看看普通8_3线编码器的真值表

从最简单的做起，忽略掉ST,YE,YS，只关注8个输入I0~I7,3个输出Y0,Y1,Y2

可以列出它们的逻辑表达式

$Y_{2}=I_{4}+I_{5}+I_{6}+I_{7}$

$Y_{1}=I_{2}+I_{3}+I_{6}+I_{7}$

$Y_{0}=I_{1}+I_{3}+I_{5}+I_{7}$

将逻辑表达式取非两次，可以将它变成与非-与非式

之后就可以开始画图了

在这里可以选择要放置的电路器件

在这里放置输入输出端口

画完图后保存，点击Start Compilation

完成，总共才用了3个逻辑单元

然后也像之前一样，将未使用的引脚设为三态输入，在Pin Planner里分配引脚，再综合一次，最后和以前一样下载，看看实验结果

实验结果完美达到预期，具体每个人的LED或者拨码开关的解法不一样，可能在原理图的输入输出上要增减非门，才能达到预期结果

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。