电路板的信号完整性问题及原因_为何上升时间减少会导致信号完整性问题,如振铃等-优快云博客

本文链接：https://blog.youkuaiyun.com/VampireWolf/article/details/109548198

四种信号完整性问题：

电路板的信号完整性问题可以归纳为4个部分，它们都与上升时间有关（或者与谐波频率有关），这4个部分是：

单一网络的信号质量：在信号路径或返回路径上由于阻抗突变而引起的反射与失真；
多网络间的串扰：理想回路和非理想回路耦合的互电容、互电感；
电源分配系统（PDS）中的轨道塌陷：在电源/地网络中的阻抗压降；
来自元件或系统的电磁干扰：EMI（向电路板外界的辐射，或者容易被电路板外界的辐射干扰）。

信号完整性的10个基本原则：

提高高速产品设计效率的关键是：充分利用分析工具实现准确的性能预估，使用测量手段来验证设计过程、降低风险、并提高所采用设计工具的可信度；
将问题实质与表面现象剥离开的唯一可行的途径是：采用经验法则、解析近似、数值仿真技术或者测量工具来获得数据，这是工程实践的本质要素；
任何一段互连，无论线长和形状，也无论信号的上升边如何，都是一个由信号路径和返回路径构成的传输线。一个信号在沿着互连前进的每一步中，都会感受到瞬时阻抗。若瞬时阻抗为常量，比如具有均匀横截面传输线的情况，其信号质量就会获得奇迹般的改善；
把“接地”这一术语忘掉，由于它所造成的同题比用它解决的问题更多。每一路信号都有返回路径。抓住“返回路径”，像对待信号路径一样去寻找并仔细处理返回路径，这样有助于培养解决问题的直觉能力；
当电压变化时，电容器上就有电流流动。对于快速变化的边沿，即使印制电路板边缘和悬空导线之间的空气隙形成的边缘线电容，都可能拥有很低的阻抗；
电感与围绕电流周围的磁力线匝数有本质的联系，只要电流或者磁力线匝数发生改变，在导线的两端就会产生电压。这一电压导致了反射噪声、串扰、开关噪声、地弹、轨道塌陷以及EMI。
当流经接地回路电感上的电流变化时，在接地回路导线上产生的电压称为地弹。它是造成开关噪声和电磁干扰的内在机理；
以同频率的方波作为参照，信号带宽是指有效正弦波分量的最高频率值。互联模型的带宽是指在这个最高的正弦频率上，模型仍能够准确地预估互连的实际性能。在使用模型进行分析时，一定不要让信号的带宽超过模型的带宽；
记住，除了少数情况以外，信号完整性中的公式给出的是定义或者近似。在特别需要准确性的场合就不要使用近似；
有损传输线引起的问题就是上升边退化。由于集肤深度和介质损耗，损耗随着频率的升高而增加。如果损耗随着频率的升高而保持不变，上升边就不会发生变化，这时的有损线只是增添了一些不便而已；
影响研发进度并造成产品交货推迟，是企业付出的最昂贵的代价。

102条使信号完整性问题最小化的通用设计规则：

A.1 单线网络信号失真最小化
策略：保持信号在整个路径中感受到的瞬时阻抗不变。
设计规则

使用可控阻抗走线；
理想情况下，所有的信号应使用低电压平面作为返回平面；
如果使用不同的电压平面作为信号的返回平面，则这些平面之间必须是紧耦合的。为此，用最薄的介质材料将不同的电压平面隔开，并使用多个电感量小的去耦电容器；
使用二维场求解器计算给定特性阻抗的层叠设计规则，其中要考虑阻焊层和线条厚度的影响；
在点到点拓扑结构中，无论是单向的还是双向的，都要使用串联端接策略；
在多点总线中要短接总线上的所有节点；
保持桩线的时延小于最快信号的上升边的20%；
端接电阻器应尽可能接近封装焊盘；
如果10fF电容的影响不要紧，就不用担心拐角的影响；
每个信号都必须有返回路径，它位于信号路径的下方，其宽度至少是信号线宽的3倍；
即使让信号路径走线绕道前行，也不要跨越返回路径上的突变处；
避免在信号路径中使用电气性能变化的走线；
保持非均匀区域尽量短；
在上升边小于1ns的系统中，不要使用轴向引脚电阻器，应使用SMT电阻器并使其回路电感最小；
当上升边小于150ps时，尽可能减小端接SMT电阻器的回路电感，或者采用集成电阻器和嵌入式电阻器；
过孔通常呈容性，减小捕获焊盘和增加反焊盘出砂孔的直径，则可以减小过孔的影响；
可以考虑给低成本连接器的焊盘添加一个小电容器，以补偿它的高电感；
在走线时，使所有差分对的差分阻抗为一个常量；
在差分对中，尽量避免不对称性，所有走线都应该如此；
如果差分对中的线间距发生改变，则应调整线宽以保持差分阻抗不变；
如果在差分对的一条线上添加一段时延线，则应添加到走线的起始端附近，并且让这一区域内的走线之间保持去耦；
只要能保持差分阻抗不变，也可以改变差分对中的耦合；
一般而言，在实际中应尽量使差分对紧耦合；
在决定到底采用边缘耦合差分还是宽边耦合差分对时，应考虑布线的密度、电路板的厚度等制约因素，以及加工厂家对叠层厚度的控制能力。如果做得比较好，那么它们是等效的；
对于所有的板级差分对，平面上存在很大的返回电流，所以要尽量避免返回路径中的所有突变。如果有突变，对差分对中的每条线就要做同样的处理；
如果接收器的共模抑制比很低，就要考虑端接共模信号。端接共模信号并不能消除共模信号，只是减小它的振铃；
如果损耗很重要，则应使用尽可能宽的信号线，不要使用小于5mil的走线；
如果损耗很重要，则应使用弱耦合差分对。因为当介质厚度相等时，其信号线可以更宽一些；
如果损耗很重要，则应使走线尽量短；
如果损耗很重要，则应尽量做到使容性突变最小化；
如果损耗很重要，则应设计信号过孔使其具有50Ω的阻抗，这样做意味着可以尽可能地减小桶壁尺寸，减小捕获焊盘尺寸，增加反焊盘出砂孔的尺寸；
如果损耗很重要，则应尽可能使用低耗散因子的叠层；
如果损耗很重要，则应考虑采用预加重和均衡化措施。

A.2 单线网络信号失真最小化
策略：减少多个信号路径和返回路径之间的互容和互感。
设计规则

对于微带线或带状线而言，保持相邻信号路径的线间距至少为线宽的2倍。尽管是介质厚度决定着边缘场的状况，但 50Ω 阻抗线确定了介质厚度与线宽之比。因此，用线宽去界定线间距也是可行的；
使返回路径中的信号可能经过的突变最小化；
如果在返回路径中必须跨越间隙，则只能使用差分对。决不能让离得很近的单端信号线去跨越间隙；
对于表面层走线而言，使耦合长度尽可能短，并使用厚的阻焊层以减小远端串扰；
如果远端串扰很严重，则应在表面走线上添加一层厚的叠层，使其成为嵌入式微带线；
对于远端串扰很严重且耦合长度很长的传输线，应采用带状走线；
如果不能让耦合长度短于饱和长度，则不必考虑减小耦合长度，因为减小耦合长度对于近端串扰没有任何改善；
尽可能使用介电常数最低的叠层介质材料，这样做可以在给定特性阻抗的情况下，使信号路径与返回路径之间的介质厚度保持最小；
在紧耦合微带线总线中，使线间距至少在线宽的2倍以上，或者把对时序敏感的信号线布成带状线，这样可以减小确定性抖动；
如果要求隔离度超过 -60dB，则应使用带有防护布线的带状线；
通常使用二维场求解器估计是否需要使用防护布线；
如果使用防护布线，则应尽量使其达到满足要求的宽度，并用过孔使防护线与返回路径短接。如果方便，则可以沿着防护线增加一些短接过孔，这些过孔并不像两端的过孔那样重要，但有一定的改善作用；
使封装或连接器的返回路径尽量宽、尽量短、就能减小地弹；
尽量使用CSP封装而不使用更大的封装；
使电源平面和返回平面尽量接近，可以减小电源返回路径的地弹噪声；
在可接受的范围内使信号路径与返回路径尽量接近，并保持与系统阻抗的匹配，可以减小信号返回路径中的地弹；
避免在连接器和封装中使用共用返回路径；
当在封装或连接器中分配引线时，应把最短的引线作为地路径，并使电源引线和地引线均匀分布在信号线的周围，或者使其尽量接近载有大量开关电流的信号线；
所有的空引线或引脚都应接返回的地；
如果每个电阻器都没有独立的返回路径，则应避免使用单列直插封装的电阻器排；
检查版图以确认过孔区的反焊盘不存在交叠，在电源和地平面对应的出砂孔之间都有充足的网格空间；
如果信号改变返回平面，则返回平面应尽量靠近信号平面。如果使用去耦电容器减小返回路径的阻抗，那么它的电容值并不是最重要的，关键是选取并设计具有最低回路电感的电容器；
如果有大量信号线切换返回平面，就要使这些信号线的过孔彼此之间尽量远离，而不是使其集中在同一个地方；
如果有信号切换返回平面，并且这些平面之间具有相同的电压，则在返回平面之间打上过孔，并将过孔与信号线过孔尽量靠近。

A.3 轨道塌陷最小化
策略：减少电源分配网络的目标阻抗。
设计规则

减小电源和地路径之间的回路电感；
使电源平面和地平面相邻并尽量靠近；
在平面之间使用介电常数尽量高的介质材料，使平面之间的阻抗最低；
尽量使用多个成对的电源平面和地平面；
使同向电流相隔尽量远，而反向电流相隔尽量近；
在实际中，使电源过孔与地平面过孔尽量靠近。如果过孔间隔无法小于过孔长度，之间的耦合很弱，这时的靠近就失去了价值。
应将电源平面与地平面尽可能靠近去耦电容器所在的表面层；
对相同的电源或地焊盘分别使用多个过孔，但要使过孔间距尽量远；
连往电源平面或地平面的过孔直径应尽量大；
在电源焊盘和地焊盘上使用双键合线，能够减小键合线的回路电感；
从芯片内引出尽可能多的电源和地引线；
在芯片封装时引出尽可能多的电源和地引脚；
使用尽可能短的芯片互联技术，例如采用倒装芯片而不是用键合线；
封装的引线应尽量短，例如应使用CSP封装而不是QFP封装。
使去耦电容器焊盘和过孔之间的走线尽可能短和宽；
在低频时使用一定量的体去耦电容器去弥补稳压器；
在高频时使用一定量的去耦电容器降低等效电感；
使用尽可能小的去耦电容器，并尽量减小电容器焊盘与电源和地平面之间互联的长度；
在片内提供尽量大的去耦电容
在封装中应使用尽可能多的低电感去耦电容器；
采用频域目标阻抗法（FDTIM）选择电容器的容值，以抑制由片上电容和封装引脚电感所构成的 $V_{DD}^{}$ 平面上的并联阻抗峰值，以确保平坦的阻抗曲线；
在I/O接口设计中使用差分对，以减小开关电流 dI/dt。

A.4 电磁干扰最小化
策略：减小驱动共模电流的电压，增大共模电流路径的阻抗，屏蔽和滤波是解决问题的快速方案。
设计规则

减小地弹；
使所有走线与电路板边缘的距离应至少为线宽的5倍；
采用带状线走线；
应将高速或大电流器件放在离 I/O 接口尽量远的地方；
在芯片附近放置去耦电容器，以减小平面中电流高频分量的扩散效应；
使电源平面和地平面相邻并尽可能接近；
尽可能使用更多的电源平面和地平面对；
当使用多个电源平面与地平面对时，将电源平面缩进并在各地平面的边沿处打上缝合短接过孔；
如有可能，尽量将地平面作为表面层；
了解所有封装的谐振频率，当它与时钟频率的谐波发生重叠时，就要改变封装的几何结构；
在封装中避免信号在不同电压平面之间的切换，因为这会产生封装谐振；
如果封装中可能出现谐振，就在它的外部加上铁氧体滤波薄片；
在差分对中，减小走线的不对称性；
在所有差分对的连接处使用共模信号扼流滤波器；
在所有外部电缆外部使用共模信号扼流滤波器；
找出有可能的 I/O ，在时序预算要求内使用上升沿最长的信号；
使用扩频时钟发生器在较宽的频率范围内将基波扩散开，以在FFC测试认证的带宽范围内减小辐射能量；
当连接屏蔽电缆时，要确保屏蔽层就是机箱外壳的延伸；
减小屏蔽电缆到外壳之间的连接电感。在电缆头和外壳之间使用同轴连接器；
设备支架不能破坏机箱外壳的完整性；
只有互联需要时才能破坏机箱外壳的完整性；
设备开孔的直径要远小于可能泄露的最低辐射频率的波长。使用数量多而直径小的开孔比使用数量少而直径大的开孔更好。

基本结论：

1.任何一段互连线，不论线长和形状如何，也不论信号的上升时间如何，都是一个由信号路径和返回路径构成的传输线，每一路信号都有一个回流信号，设计者必须知道回流信号在什么地方，仔细处理返回路径；

2.利用PCB中的某个层（参考层）来控制信号回流电流，减小走线和参考层之间的距离，可以让设计有良好的信号完整性指标；

参考层起着以下重要作用：
a）控制EMI
b）稳定走线阻抗，这是控制信号反射的一个步骤
c）控制串扰
d）使电源系统高频去耦

3.减小电路板上的电感效应，电感与围绕电流周围的磁力线匝数有本质的联系，只要电流或者磁力线匝数发生改变，在导线的两端就会产生电压；