西南交大计算机组成实验C（VHDL）-实验五 CPU寄存器组设计

Uranuslight

于 2017-05-27 11:27:33 发布

阅读量3k

点赞数

CC 4.0 BY-SA版权

分类专栏： VHDL 计算机组成实验文章标签：计算机

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.youkuaiyun.com/Uranus1024/article/details/72779892

该博客介绍了西南交通大学计算机组成实验C的第五部分——CPU寄存器组的设计。实验旨在通过VHDL进行实现，内容包括程序代码展示和引脚锁定的参考信息。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

西南交大计算机组成实验C-E5

实验目的，实验目的，说明实验仪器、设备等说明参见《计算机组成实验C》实验及课程设计指导书

程序代码

CPU寄存器组设计：

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_lo

最低0.47元/天解锁文章

200万优质内容无限畅学

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。