ZYNQ PS + PL异构多核案例开发手册之axi_timer_pwm_demo案例

ZYNQ PS+PL异构多核：axi_timer_pwmDemo实战
最新推荐文章于 2025-09-19 14:05:22 发布
置顶 最新推荐文章于 2025-09-19 14:05:22 发布
阅读量709 收藏 1
点赞数
CC 4.0 BY-SA版权
分类专栏： 工业级核心板 案例 TMS320C6678 文章标签： linux
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/Tronlong/article/details/117568505
本文提供ZYNQ平台axi_timer_pwm_demo案例的详细操作指南，包括基于裸机和Linux的测试方法。在Linux环境下，通过/devmem指令配置PWM周期和占空比，控制PL端LED5状态，实现0.5s间隔的亮灭效果。案例适用于Xilinx Vivado 2017.4和SDK 2017.4开发环境。

本文主要介绍ZYNQ PS + PL异构多核案例的使用说明，适用开发环境：Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx SDK 2017.4。

axi_timer_pwm_demo案例

1 案例功能

案例功能：PS端通过AXI4-Lite总线发送命令至PL端AXI Timer IP核，IP核再根据命令通过PWM方式控制评估底板PL端LED5的状态。

2. 操作说明

2.1 基于裸机测试

加载PS端裸机程序、PL端程序后，即可看到评估底板的LED5约每隔0.5s亮灭一次。

2.2 基于Linux测试

将本案例的PL端.bin格式可执行文件复制到"/lib/firmware/"目录下，并将PL端可执行文件重命名为system_wrapper.bin，然后执行如下命令加载PL端可执行文件。

Target# echo system_wrapper.bin > /sys/class/fpga_manager/fpga0/firmware

 

了解本专栏 订阅专栏 解锁全文 超级会员免费看
ZYNQ PS + PL异构多核案例开发手册之1axi_gpio_led_demo案例
创龙，嵌入式一体化解决方案商
05-28 491
本文主要介绍ZYNQ PS + PL异构多核案例的使用说明，适用开发环境：Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx SDK 2017.4。 案例包含PL端Vivado工程，主要使用Xilinx提供的标准IP核配置PL端资源实现接口扩展，同时包含PS端裸机/Linux程序、PL端MicroBlaze应用程序。 案例使用Block Design + Verilog语言方式进行开发，可在Vivado界面点击"IP INTEGRATOR -> Open
TI C6000 TMS320C6678 DSP+ Zynq-7045的ZYNQ PS + PL异构多核案例开发手册（1）
创龙，嵌入式一体化解决方案商
07-22 566
本文主要介绍ZYNQ PS + PL异构多核案例的使用说明，
ZYNQ学习记录PS+PL（七）串口控制的延时脉冲发生器
最新发布
2404_89853580的博客
09-19 641
在许多精密设备中电控需要准确的脉冲信号来作为驱动，且脉冲信号时常需要灵活变化，这要求脉冲有足够高的幅度，准确可调的脉宽和准确可调的延时。 本文记录了一个基于PZ7020-StarLite开发板制作的串口控制的延时脉冲发生器研发过程，并为其设计了一个简单的控制软件。 AXI-LITE是AXI总线中的一种，适用于轻量化的访问，该延时脉冲发生器的开发只需要按照通信指令操作几个寄存器，所以使用AXI-LITE寄存器来实现。 AXI-LITE有以下特点：
Zynq 器件搭建多核系统
一个早起的程序员
02-08 3042
Zynq系列器件提供双核Cortex-A9 ARM硬核，同时PL还支持MB软核，现在就掰一掰这三核共存怎么用。 1 多核框架 多核框架如图1所示，PL内使用MicroBlaze软核，PS内为ARM双硬核，通用外设控制器、DDR挂在PS上，PL和PS共享DDR。PS程序在DDR里运行应用程序，Microblaze在内部BRAM中运行。 图1 多核框架图 2 启动过程 在...
基于ZYNQ的多核系统设计
09-08
基于ZYNQ的多核系统设计 不错的文档，可以参考，讲解的比较清晰
ZYNQ从放弃到入门（十二）- AMP — Zynq 上的非对称多核处理器
OpenFPGA的博客
06-16 2477
ZYNQ从放弃到入门（十二）- AMP — Zynq 上的非对称多核处理器之前介绍的所有文章我们都只使用了一个 ARM Cortex-A9 处理器内核（Core 0）。然而，PS 端包含两个处理器内核，对于许多应用程序，我们希望同时使用两个 Zynq 内核以获得最佳性能。将两个 Zynq 处理器内核用于不同的任务可以称为非对称多核处理 (AMP，Asymmetric Mu...
TI C6000 TMS320C6678 DSP+ Zynq-7045的PS + PL异构多核案例开发手册（3）
创龙，嵌入式一体化解决方案商
07-22 708
本文主要介绍ZYNQ PS + PL异构多核案例的使用说明，适用开发环境：Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx SDK 2017.4。其中测试板卡为TMS320C6678开发板，文章内容包含多个特色案例，如axi_gpio_led_demo案例、axi_timer_pwm_demo案例、axi_uart_demo案例、emio_gpio_led_demo案例、mig_dma案例等，由于篇幅过长，文章分为上下6个小节展示，欢迎大家按照顺序进行文章内容查看
TI C6000 TMS320C6678 DSP+ Zynq-7045的PS + PL异构多核案例开发手册（4）
创龙，嵌入式一体化解决方案商
07-22 1735
本文主要介绍ZYNQ PS + PL异构多核案例的使用说明，适用开发环境：Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx SDK 2017.4。其中测试板卡为TMS320C6678开发板，文章内容包含多个特色案例，如axi_gpio_led_demo案例、axi_timer_pwm_demo案例、axi_uart_demo案例、emio_gpio_led_demo案例、mig_dma案例等，由于篇幅过长，文章分为上下6个小节展示，欢迎大家按照顺序进行文章内容查看
定时器&PWM练习
qq_56355200的博客
10-30 817
定时器是SoC的常见外设，本质上是一个后台进程，它会调度执行所有加入到Timer中的task。所有加入到Timer中的task可以只被调度执行一次，也可以每隔一定的时间间隔重复的被Timer调度执行。Timer 是一种定时器工具，用来在一个后台线程计划执行指定任务。它可以安排任务“执行一次”或者定期“执行多次”。然而在实际的开发过程当中，经常需要一些周期性的操作，比如每5分钟执行某一操作等。定时器是单片机内部的特殊功能模块。
axi-timer-教程与笔记习题
05-18
axi-timer IP Product Guide
基于zynq芯片的 pwm ip核开发
08-18
基于zynq的pwm 自定义ip核设计，接口是基于axi总线通信协议
ZYNQ双核AMP官方例程（双核分别跑Linux+裸机实现核间通信）
04-25
参考使用xilinx官方文档1078、1079，代码与之对应
学习用4.0版Linux下Zynq的axitimer中断驱动源码
10-16
Linux在增加了设备树后，中断驱动的编写模式不一样了，很多介绍Zynq中断的文档还是介绍以前的方法，中断函数不能正常进入。一个源码给Zynq新手学习、参考。
-Timer实现两路频率和占空比可调的PWM.rar
07-20
-Timer实现两路频率和占空比可调的代码源代码 默认两路，可删减路数，步骤见注释 不明白的看注释，注释详细 代码已经封装好，更改头文件即可更改相关接口 使用STM32单片机F1系列ZET6芯片，Timer定时器输出两路占空比可调的PWM
【ZYNQ】PS和PL数据交互丨AXI总线（主机模块RTL代码实现）
电子德彪西的博客
04-18 8580
AXI总线是ARM公司提出的片内高速总线协议，具有读写通道分离、高带宽、高可靠性、底延迟等特点。本文尝试分析AXI总线的应用场景和时序特点，并以一种情况为例用RTL代码实现了AXI4总线接口协议 。
【ZYNQ入门】第三篇、双核AMP运行模式程序开发
大屁桃的博客
01-03 5957
介绍了ZYNQAMP模式的搭建方法以及生成BOOT.bin文件的办法
zynq_axitimer 中断裸跑和linux下驱动实验
10-16
本文介绍zynq7010的axi-timer使用，从建立vivado工程开始，先介绍裸跑，再介绍编写Linux版驱动。
ZYNQ学习之pl和ps接口
热门推荐
灰太狼的小秘密
01-28 3万+
1、PL和PS的接口类型总共有两种： （1）功能接口：AXI、EMIO、中断、DMA流控制、时钟调试接口。 （2）配置接口：PCAP、SEU、配置状态信号和Program/Done/Init信号。这些信号连接到PL内配置模块的固定逻辑上，给PS提供对PL的控制能力。 2、AXI总线：AXI （Advanced eXtensible Interface）本是由ARM公司提出的一种总线协议。用于...
ZYNQ平台基于AXI_DMA与DDR3的PL-PS高效数据交互实现
在Xilinx ZYNQ系列SoC平台中，集成了ARM Cortex-A系列处理器（PS端，Processing System）与可编程逻辑单元（PL端，Programmable Logic），这种异构架构为高性能嵌入式系统设计提供了极大的灵活性和计算能力。...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Tronlong创龙

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值