<?xml version="1.0" encoding="utf-8" ?><rss version="2.0"><channel><title><![CDATA[Timetictac的博客]]></title><description><![CDATA[]]></description><link>https://blog.youkuaiyun.com/Timetictac</link><language>zh-cn</language><generator>https://blog.youkuaiyun.com/</generator><copyright><![CDATA[Copyright &copy; Timetictac]]></copyright><item><title><![CDATA[使用TerosHDL的Format自动完成排版]]></title><link>https://blog.youkuaiyun.com/Timetictac/article/details/128591909</link><guid>https://blog.youkuaiyun.com/Timetictac/article/details/128591909</guid><author>Timetictac</author><pubDate>Sat, 07 Jan 2023 16:10:13 +0800</pubDate><description><![CDATA[vscode自动排版]]></description><category></category></item><item><title><![CDATA[vivado开发中的Tcl命令与脚本]]></title><link>https://blog.youkuaiyun.com/Timetictac/article/details/126889986</link><guid>https://blog.youkuaiyun.com/Timetictac/article/details/126889986</guid><author>Timetictac</author><pubDate>Fri, 16 Sep 2022 14:49:28 +0800</pubDate><description><![CDATA[将以上代码保存为tcl文件，保存在 * .tcl路径下 （ * 代表工程路径）。工程比特流生成完必后，run tcl script，可在*.dbg路径下找到拷贝出来的2个文件。vivado默认generate bitstream的路径为impl文件夹中，需要点很多次路径去找，可使用下脚本代替人工操做，将文件复制到外层工程路径中。整理本人在vivado开发中，学习与使用到的tcl命令和tcl脚本，不定期更新中。使用modelsim联合仿真时，重复拉波形的操做可以避免。]]></description><category></category></item><item><title><![CDATA[VSCode 个人配置使用]]></title><link>https://blog.youkuaiyun.com/Timetictac/article/details/124666963</link><guid>https://blog.youkuaiyun.com/Timetictac/article/details/124666963</guid><author>Timetictac</author><pubDate>Mon, 09 May 2022 15:19:34 +0800</pubDate><description><![CDATA[comic code 有些是免费可下载的，下载地址：Comic Sans Font - Free Downloads | FontSpacehttps://www.fontspace.com/category/comic-sans

下载完成后，解压， 将文件名修改得好记一些：



将comicsan.ttf文件移入windows/fonts路径下，即可在vscode中修改字体为文件名，效果如下：






.........]]></description><category></category></item><item><title><![CDATA[同一pc装了两个版本的vivado如何用modelsim仿真]]></title><link>https://blog.youkuaiyun.com/Timetictac/article/details/124483283</link><guid>https://blog.youkuaiyun.com/Timetictac/article/details/124483283</guid><author>Timetictac</author><pubDate>Thu, 28 Apr 2022 20:48:12 +0800</pubDate><description><![CDATA[关键在于仿真库，不同版本的vivado ，compile出来的库不同，只要在setting中修改对应版本的库的地址就可以。

以本机为例，装了16.4和20.1版本的vivado，modelsim版本为10.6d se。分别compile出各自的库，如下图所示。





ini文件只需一个，环境变量只需一个，但库必须跟版本数量一致。
...]]></description><category></category></item><item><title><![CDATA[readmemb的使用]]></title><link>https://blog.youkuaiyun.com/Timetictac/article/details/124429993</link><guid>https://blog.youkuaiyun.com/Timetictac/article/details/124429993</guid><author>Timetictac</author><pubDate>Tue, 26 Apr 2022 16:04:36 +0800</pubDate><description><![CDATA[`timescale 1ns / 1ps

module top(

  );
 reg [7:0]mem_b[1:8];
 integer i;
 initial begin
 $readmemb("C:/Disks/data/day0424/project_1/mem/init_b.txt",mem_b);//注意路径中用的是反斜杠
 for(i=1;i&lt;=8;i=i+1)
    begin
    $display("memory_b[%12h]=%...]]></description><category></category></item><item><title><![CDATA[Fsm serialdp 串行接收+校验位检查]]></title><link>https://blog.youkuaiyun.com/Timetictac/article/details/123199846</link><guid>https://blog.youkuaiyun.com/Timetictac/article/details/123199846</guid><author>Timetictac</author><pubDate>Tue, 01 Mar 2022 14:05:17 +0800</pubDate><description><![CDATA[Fsm serialdp - HDLBits (01xz.net)https://hdlbits.01xz.net/wiki/Fsm_serialdp编这段的时候还没形成脑子里有波形图写代码的能力，都是尝试调整时序逼近答案，想着要训练先有图后有码的能力，这种纯靠脑部试出来的不会总靠谱的，应该先画出时序图来。

这里学习了一下画时序图的工具Wavedrom，画出了例中的时序，并按照自己的代码，补充了状态变化、计数器以及输出值，便于理解。

WaveDrom代码：


{signal: [
  {name:'c]]></description><category></category></item></channel></rss>