使用TerosHDL的Format自动完成排版

TerosHDL插件提供了Format功能,能自动对排版不佳或复制的代码进行整理,便于阅读。在VSCode中,用户需配置formatter为teroshdl,否则可能提示需先配置。若错误选择Verilog插件,可能因缺少排版文件导致无法完成排版,此时可从json文件中删除Verilog并添加teroshdl。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

TerosHDL插件具有Format功能,可以对一些排版不好的或者复制的代码进行初步排版,方便阅读。

在这里插入图片描述
如图所示,配置完想要的排版格式后,json文件中会显示编辑器formatter为teroshdl,此时点击右上角的√,即可看到代码被按要求排版。
在这里插入图片描述
在这里插入图片描述
如果没有配置teroshdl为formatter,vscode会提醒要先配置一个formatter,如果误操作选择了verilog插件,则点击√时不会完成排版,这应当是缺少排版文件的缘故。如果出现这一问题,可以打开json文件,删除formatter中的verilog插件,输入t,联想输入中第一个即是teroshdl的插件。

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值