本文介绍了ARMCortex-A5处理器的特点，包括其属于ARMV7指令集、最多支持4个核心的设计，并且每个核心拥有独立的L1缓存但缺乏L2缓存。针对多核环境下数据缓存一致性的问题，文章详细解释了ARM如何通过Snoop控制单元(SCU)确保数据缓存一致性。此外，还提到了该处理器采用AXI总线进行外部通信。
ARM Cortex-A5 是ARM V7指令级(cortex系列都是V7），最多可以支持4个core。只有L1 cache，没有L2 cache
由于有多个core并且每一个core都有自己的L1 cache，如何保持data cache的一致性是多core设计的一个要点.
ARM中使用Snoop control unit（SCU)来实现data cache的一致性。
对外使用的是AXI总线。
由于有多个core并且每一个core都有自己的L1 cache，如何保持data cache的一致性是多core设计的一个要点.
ARM中使用Snoop control unit（SCU)来实现data cache的一致性。
对外使用的是AXI总线。
扫一扫
7604
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
