<?xml version="1.0" encoding="utf-8" ?><rss version="2.0"><channel><title><![CDATA[Strider_Ma的博客]]></title><description><![CDATA[]]></description><link>https://blog.youkuaiyun.com/Strider_Ma</link><language>zh-cn</language><generator>https://blog.youkuaiyun.com/</generator><copyright><![CDATA[Copyright &copy; Strider_Ma]]></copyright><item><title><![CDATA[单项开关函数和双向开关函数的傅里叶展开式]]></title><link>https://blog.youkuaiyun.com/Strider_Ma/article/details/139159124</link><guid>https://blog.youkuaiyun.com/Strider_Ma/article/details/139159124</guid><author>Strider_Ma</author><pubDate>Thu, 23 May 2024 22:27:10 +0800</pubDate><description><![CDATA[通信电子线路]]></description><category></category></item><item><title><![CDATA[verilog中的&和&&有什么区别？]]></title><link>https://blog.youkuaiyun.com/Strider_Ma/article/details/138674236</link><guid>https://blog.youkuaiyun.com/Strider_Ma/article/details/138674236</guid><author>Strider_Ma</author><pubDate>Fri, 10 May 2024 17:21:12 +0800</pubDate><description><![CDATA[是位逻辑与运算符，用于对整数、向量或寄存器的每一位执行逻辑与操作，产生一个新的位值。&&是逻辑与运算符，用于对两个布尔表达式进行逻辑与操作，产生一个布尔值结果。总的来说，和&&的主要区别在于它们的操作对象和输出类型，一个是位运算符，另一个是布尔运算符。]]></description><category></category></item><item><title><![CDATA[Verilog中的always和assign有什么区别？]]></title><link>https://blog.youkuaiyun.com/Strider_Ma/article/details/138668425</link><guid>https://blog.youkuaiyun.com/Strider_Ma/article/details/138668425</guid><author>Strider_Ma</author><pubDate>Fri, 10 May 2024 15:31:53 +0800</pubDate><description><![CDATA[assign用于简单的组合逻辑，直接根据输入信号的变化更新输出，适用于不涉及状态存储的场景。always可用于组合逻辑和时序逻辑，其执行依赖于特定的触发条件，适用于需要状态存储和更复杂控制的场景。选择assign还是always取决于你需要描述的硬件功能——是否涉及时钟控制或者状态保持。在设计中合理使用这两种语句可以有效地描述硬件逻辑，满足不同的设计需求。]]></description><category></category></item><item><title><![CDATA[十五届蓝桥杯省赛真题及代码]]></title><link>https://blog.youkuaiyun.com/Strider_Ma/article/details/137743163</link><guid>https://blog.youkuaiyun.com/Strider_Ma/article/details/137743163</guid><author>Strider_Ma</author><pubDate>Mon, 22 Apr 2024 20:55:38 +0800</pubDate><description><![CDATA[蓝桥杯15届省赛]]></description><category></category></item></channel></rss>