PCIe - Memory Mapped IO

原创 已于 2024-12-18 14:34:57 修改 · 358 阅读 · 0 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#express #数字IC #fpga开发

于 2024-08-03 16:37:20 首次发布
了解本专栏 订阅专栏 解锁全文 超级会员免费看
手把手教你学PCIE--PCIe DMA和MMIO的速率差异/场景解析
MHD0815的博客
07-15 390
PCIe DMA与MMIO速率对比分析 PCIe设备的DMA传输和MMIO读写速率受PCIe版本（3.0/4.0/5.0）、通道数（x1至x16）及硬件环境影响。DMA适用于大块数据传输（如GPU显存交互），实际速率可达理论带宽的70%-90%；MMIO用于寄存器读写，速率略低但延迟更小。典型场景下，PCIe 4.0 x16的DMA速率约12.8GB/s，MMIO约20GB/s。实际应用中需优化内存对齐和驱动以提升性能。
PCIe-Bridge响应CPU配置请求操作（对下游设备进行配置）
weixin_44700185的博客
05-20 1001
这是一个x86汇编代码将使得RC执行一个2byte的读操作，操作目标为Bus 4，Device 0，Function 0，Register 0（这个Register 0就是厂商Vendor ID）。为了更好说明传统的CF8h/CFCh机制来产生配置请求，请参考下面的x86汇编代码，这段代码使得RC执行一个2byte的读操作，操作目标为Bus 4，Device 0，Function 0，Register 0（这个Register 0就是厂商Vendor ID）（3位，范围0~7），选择对应的功能模块。
【14】PCIe架构下memory空间、IO空间、PCIe配置空间简介
热门推荐
linjiasen的博客
02-26 4万+
1、 4种空间迷魂阵 PCIe架构下定义了4中地址空间：Memory空间、IO空间、配置空间和message空间。 我们先看一下PCIe spec关于这四种空间的定义： （1）配置空间 Configuration Space One of the four address spaces within the PCI Express architecture. Packets with a Conf......
Xilinx PCIe axi memory mapped（XPDMA）手册笔记
星旭的博客
05-09 6762
官方手册地址链接：https://china.xilinx.com/support/documentation/ip_documentation/axi_pcie/v2_8/pg055-axi-bridge-pcie.pdf
【PCI】BDF&配置空间、PCIe Memory 、IO 地址空间
qq_45527937的博客
02-20 1575
系统在启动过程中会枚举所有的pcie设备，当这些设备加载完成之后，软件上是根据什么信息来找到其中的某一设备的呢？就是BDF，即 Bus number、Devicesnumber、Function number。如下图中 Bus number 为 01，Devicesnumber 为 00，Function number 为 0。每一个 PCIe 设备可以只有一个功能（Function），即 Fun0。也可以拥有最多 8 个功能，即多功能设备（Multi-Fun）。
PCIe架构下memory空间、IO空间、PCIe配置空间简介
个人学习记录
10-24 4773
PCIe架构下memory空间、IO空间、PCIe配置空间简介
PCI总线操作三： PCI总线协议的基础
云醉月-楚狼
03-01 4121
PCI总线协议的基础 注：看完之后，觉得还要详细研读一下spec。以前的理解可能不深刻。 PCI总线上动作最基本的机制是burst。一个burst由一个地址phase和一个或多个数据phase组成。Memory、io空间的访问也支持burst。总线上所有信号都是在clock的上升沿取样的，除了resetpin和中断pin。   一、基本的总线控制 PCI总线上所有的数据传输都是通过下面三
精选资源
axi-bridge-pcie-教程与笔记习题
05-18
- AXI Memory Mapped to PCI Express：此处指的是Xilinx提供的IP核支持AXI4内存映射与PCIe协议之间的转换。 - Gen2v2.8：表示文档提及的PCIe桥接IP核是第2代且版本号为v2.8。 - Vivado设计套件（Vivado Design ...
手把说手教你学PCIE--将物理地址或设备地址映射到主机的虚拟地址空间的硬件机制概述
MHD0815的博客
04-07 234
在计算机系统中，硬件机制通过特定的方式将物理地址或设备地址映射到主机的虚拟地址空间，以实现高效的内存访问和资源隔离。总线协议（如 PCIe、USB）定义了设备与主机之间的通信规则，包括地址空间的划分和映射方式。设计的硬件机制，负责将设备的物理地址（或总线地址）映射到主机的虚拟地址空间。理解这些硬件机制是开发高性能驱动、虚拟化系统和理解操作系统内存管理的关键。MMU 是 CPU 内部的核心硬件组件，负责 ​。的转换，并管理内存访问权限。IOMMU 是专门为 ​。
PCIe的＜配置/IO/MEM空间＞的区别
我的博客
03-22 1658
首先是root bus中io和mem的基地址，然后是给bridge(type 01)分配的mem地址，然后写到bridge的bar0;如上图设备树中，pcie两组地址转换关系，每一组的几个数字分别定义了属性（32bit），pci地址空间（64bit），cpu地址（32bit/64bit），长度（64bit）配置空间是一段特殊的IO空间，它的作用是为外设内存空间、IO空间分配物理地址基地址，即配置BAR（Base Address Registers）内存空间：访问内存的地址空间，32位平台为4G。
查看PCI DEVICE/Memory/IO等的工具
08-26
最常用的工具，legacy bios下用来看PCI device/Memory/IO等的工具
PCIe扫盲——Memory & IO 地址空间
kunkliu的博客
07-01 7460
转载地址：http://blog.chinaaet.com/justlxy/p/5100053319 早期的PC中，所有的IO设备（除了存储设备之外的设备）的内部存储或者寄存器都只能通过IO地址空间进行访问（Intel干的好事）。但是这种方式局限性很大，而且效率低，于是乎，软件开发者和硬件厂商都不能忍了……然后一种新的东西就出来了——MMIO。MMIO，即Memory Mapped IO，也就是...
整理一下 PCI的Memory Mapped IO vs Port IO
HTTP 404
01-05 2万+
<br />来源于网络<br />1.http://blog.chinaunix.net/u1/58901/showart_1723814.html<br />关于外设的memory-mapped I/O 和 port-mapped I/O <br />在访问外设的时候，对于程序开发人员来说，应当弄清楚这个外设是端口映射还是内存映射到方式。<br />memory-mapped I/O 把设备寄存器映射成常规的数据空间。对它的访问与访问系统内存空间没有区别。对于 C/C++ 程序员来说，memory-map
PCI/PCIe 的那些事（2）- 配置空间（Configuration Space)
huangkangying的专栏
01-23 3万+
PCI/PCIe配置空间(Configuration Space)PCI/PCIe的配置空间Configuration Space是一个与Memory空间和IO空间并列的独立的空间。 对Legacy PCI来讲，Configuration Space有256 Bytes 对于PCIe, Configuration Space有4096 Bytes 访问方式对于x86架构的CPU而言，有定义Memor
PCI的配置空间、I/O空间、内存空间的具体区别
jasonwoodlee的专栏
09-03 1万+
计算机的几种重要资源,建议看看计算机结构方面的书籍. 软件资源其中主要有：' T9 W# Y7 M' X# ~! v: ~* Y# Z 1、Memory7 M+ \* T7 z. D6 q1 p. c4 o 2、IO* B" R; M- A1 j 3、IRQ+ J* [6
PCI的IO空间和memory空间
fgupupup的博客
11-26 1万+
参考：IO内存映射到内存中（PCI总线的地址空间的分配） https://blog.youkuaiyun.com/zjy900507/article/details/81740345 https://blog.youkuaiyun.com/kunkliu/article/details/93992948 参考 https://blog.youkuaiyun.com/insoonior/article/details/80...
Memory方式读取PCIE设备
weixin_41278530的博客
11-20 2538
Memory方式读取PCIE设备 //Memory method read PCIe UINT32 MemoryReadPCIEdevice(UINT8 Bus,UINT8 Dev,UINT8 Fun,UINT8 RegOffset) { UINT32 address; UINT32 data32; UINT32 baseAdress; UINT32 MemoryPCIeAdress; addre...
【精讲】PCIe基础篇——Memory & IO 地址空间
咸鱼弟的博客
08-07 6087
在早期的PC中，IO设备中的内部寄存器/存储是通过IO地址空间(由Intel定义)来访问的。然而，由于与IO地址空间相关的一些限制和不良影响(我们在这里不讨论)，IO地址空间很快就失去了软件和硬件供应商的青睐。这导致IO设备的内部寄存器/存储被映射到内存地址空间(通常称为Memory mapped IO,或MMIO)。然而，由于早期的软件是使用IC地址空间来访问IO设备上的内部寄存器/存储，因此在内存中映射同一组特定于设备的寄存器成为了一种常见的做法。也就是说把这些IO设备中的内部存储和寄存...
Axi memory mapped to PCI Express配置寄存器
最新发布
09-12
<think> 嗯，用户这次问的是AXI Memory Mapped to PCI Express配置寄存器的具体信息。从对话历史看，用户正在调试PS端只支持memory mapped模式的项目，之前已经查阅了Xilinx手册和多个参考资料（包括XPDMA手册、XAPP1171应用笔记等），显然是个FPGA工程师在解决PCIe通信问题。 用户引用的材料相当专业：[1]提到需要配合CDMA使用，[3]详细描述了H2C MM引擎的工作机制，[4]则直接关联IP核参数配置。尤其值得注意的是[4]里关于Class Code配置的细节——这往往是驱动兼容性的关键。用户应该遇到了设备识别或驱动加载的问题，否则不会特别关注这些底层寄存器配置。 我需要注意几个技术要点：首先必须区分PCIe配置空间寄存器和AXI接口寄存器的不同功能层次。前者是标准PCIe设备必需的（如Vendor ID/Device ID），后者才是AXI Memory Mapped IP特有的控制寄存器（如DMA描述符指针）。用户上次问题中提到的BARs设置特别重要，因为内存映射窗口的划分直接影响主机访问FPGA资源的效率。 在整理回复时要突出三点：一是配置空间的强制字段（如0x00-0x3F标准区），二是Xilinx IP特有的扩展寄存器（像DMA控制块），三是BAR窗口对齐的注意事项——从[3]可以看出4KB边界限制对DMA拆分的影响很大。用户提供的GitHub链接（strezh/XPDMA）里可能有现成驱动范例，值得在相关问题中提示。 用户没有明确说调试阶段，但结合“Link都找不到”的原始描述，大概率还在硬件验证环节。应该强调Class Code和Subsystem ID配置错误的后果，毕竟[4]提到“设置为0000h可能导致合规性问题”，这种坑实际调试时经常遇到。 </think> 以下是关于AXI Memory Mapped to PCI Express配置寄存器的关键信息整合，结合Xilinx官方文档和引用内容： ### 一、PCIe配置空间寄存器（标准部分） 1. **基础标识寄存器**（位于PCIe配置空间前64字节） - **Vendor ID**：制造商代码（Xilinx默认`10EEh`），需替换为用户ID - **Device ID**：设备唯一标识（默认与链路宽度/速度相关），建议最后配置 - **Revision ID**：设备版本号（默认`00h`） - **Class Code**：24位功能标识（分3字节） ```c Base Class // 设备大类（如存储/网络设备） Sub-Class // 子功能分类 Interface // 寄存器级编程接口 ``` > 使用Class Code Look-up Assistant可简化配置[^4] 2. **扩展标识寄存器** - **Subsystem Vendor ID**：子系统制造商（默认同Vendor ID） - **Subsystem ID**：子系统标识（默认同Device ID），设为`0000h`可能引发兼容性问题[^4] ### 二、AXI Memory Mapped IP特有寄存器 1. **BARs（Base Address Registers）** - 每个BAR定义PCIe地址到AXI地址的映射窗口 - 配置要点： - 大小需为2的幂次（1KB~1TB） - 类型选择：Memroy Space/IO Space（默认Memory） - 可预取属性设置（Prefetchable） > BAR配置错误会导致主机无法访问FPGA资源[^4] 2. **DMA控制寄存器** - **描述符指针寄存器**：存储DMA传输源/目的地址 - **状态寄存器**：传输完成标志/错误状态位 - **中断使能寄存器**：控制完成中断触发 > DMA引擎会自动拆分跨4KB边界的请求[^3] 3. **AXI-Lite控制寄存器** - 用于配置IP核工作模式（如链路宽度、速率） - 访问方式：主机通过PCIe配置空间写入 ### 三、关键配置流程 1. **分层配置原则**： ```mermaid graph LR A[PCIe链路参数] --> B[链路宽度/速率] B --> C[Device ID] C --> D[BARs映射] ``` 2. **地址对齐要求**： - DMA传输需处理未对齐地址（硬件自动数据移位） - 单次请求不可跨越4KB边界[^3] 3. **典型应用场景**： - H2C(Host to Card)：主机→FPGA DMA - C2H(Card to Host)：FPGA→主机DMA - Bypass模式：AXI-Steam数据环回[^2] ### 四、调试注意事项 1. 若Link无法建立： - 检查Vendor/Device ID有效性（避免`FFFFh`） - 验证参考时钟和复位信号 2. DMA传输失败： - 确认BAR空间足够容纳描述符表 - 检查4KB边界拆分机制触发状态[^3] --- **
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Starry丶

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值