AHB_Bus_Matrix_3x3 设计

原创 已于 2022-06-15 23:31:29 修改 · 4.2k 阅读 · 32 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#数字IC #IC验证 #fpga开发

于 2022-06-10 23:36:30 首次发布
本文详细介绍了AHB_Bus_Matrix_3x3的设计，包括功能描述、架构和逻辑设计。在多主多从的AHB系统中，该矩阵通过decoder进行地址解码和片选，并通过arbiter实现多个主设备访问同一从设备时的仲裁。文中提到了arbiter的多种算法实现，以及decoder如何根据主设备的HADDR信息进行片选。

目录

1. 功能描述

当多个AHB master与多个AHB slave进行通信时，就可以使用一个基于AHB协议的bus matrix实现互联。

例如

在这里插入图片描述

2. 架构

根据之前的描述，一主多从系统需要decoder对Master的HADDR进行解码以对不同的Slave进行片选，同时Slave读取的数据也需要MUX根据片选结果返回给Master。此处 bus matrix设计就将decoder与MUX合并为decoder，并为每一个Master配一个decoder。

对于每一个Slave来说，同一时间可能有多个Master对其进行访问，因此需要arbiter实现仲裁，因此暂定bus matrix的架构如下：

在这里插入图片描述

2.1. ahb_bus_matrix_3x3

接口如下

Group
了解本专栏 订阅专栏 解锁全文 超级会员免费看
AXI_Bus_Matrix_4x4 设计
Starry__的博客
06-15 3558
Signal Source Width(bits) Description AWID Master AWID_WIDTH 写事务ID AWADDR Master
基于AHB_Bus_Matrix与AHB2APB Bridge 的多主多从 架构设计
Starry__的博客
05-31 3378
这次基于AHB与APB的协议，设计一个片内各组件互联的架构
多层AHB总线架构与AHB矩阵技术详解
weixin_32661831的博客
11-24 962
你以为它是被动的“连线工”？错！它是集路由、仲裁、QoS、低功耗、容错于一体的智能中枢。从最初的共享总线，到现在支持：- 多主并发- 动态优先级- 服务质量保障- 安全隔离- 自适应调控AHB矩阵早已超越了原始AHB协议的能力边界，成为现代SoC不可或缺的核心组件。👏💬 “真正伟大的架构，是从不让用户感知到它的存在。—— 致敬每一位深耕总线设计的工程师 ❤️本文还有配套的精品资源，点击获取。
数仓实践：总线矩阵设计
云祁QI
05-10 3916
如何设计一套切实可行的数据仓库呢？我们要明白，对于数据仓库的设计是不能完全依赖于业务的需求，但往往又必须要服务于业务的价值。因此，在构建数据仓库前，我们往往会通过总线矩阵设计，来快速理解业务并规划数据仓库体系。以求从宏观的角度来描述企业的业务和数据现状，并指导后续的数据仓库建模。不妨先来看看，祖师爷 Kimball 在书中对总线矩阵的定义：总线矩阵：提供一种分解企业DW/...
ARM的BUS Matrix的作用
yuyin86的专栏
05-14 2538
ARM的BUS Matrix就是多主（Core，DMA等），多从（内部RAM，APB，外部总线等）的交联和仲裁。目的是为了提高不同主机访问不同外设情况下的带宽，另外一个就是简化Bus Master的协议设计。 比如，DMA把片内RAM的数据搬运到APB的外设，如串行口。同时Core从外部总线，SDRAM取指令。如果单一总线，那么Core和DMA控制器就需要先仲裁总线控制权，然后才能访问对应的
AHB_Matrix
yanlei980827的博客
09-05 897
比如，DMA把片内RAM的数据搬运到APB的外设，如串行口。如果单一总线，那么Core和DMA控制器就需要先仲裁总线控制权，然后才能访问对应的外设，此时单一总线的带宽不一定够。当然，如果用到了多个Slave，可能会有少量的性能损失，切换总线节点可能需要比直接仲裁更多的时间；如果只用了一个Slave，比如Core，DMA，LCD都是只访问外部总线的SDRAM，实质上就是多主单从结构，效率或许会下降。ARM的BUSMatrix就是多主（Core，DMA等），多从（内部RAM，APB，外部总线等）的交联和仲裁。
设计类—BusMatrix生成
lhr1127的博客
09-02 3053
在实际芯片项目中，BUSMARTIX总线矩阵一般不会手写，全部是工具配置生成的。本文就以ARM家的开源工具简单说下总线矩阵的生成方法。BusMatrix脚本使用方法就介绍到这里，掌握了本节内容就可快速生成BusMatrix代码。
// 通用Transaction基类 class bus_trans_base extends uvm_sequence_item; `uvm_object_utils(bus_trans_base) rand bit [31:0] addr; rand bit [31:0] data; bus_rw_e rw; pure virtual function void to_prot_trans(uvm_object prot_trans); pure virtual function void from_prot_trans(uvm_object prot_trans); function new(string name = "bus_trans_base"); super.new(name); endfunction endclass // 通用Agent代理基类 class bus_agent_proxy extends uvm_agent; `uvm_component_utils(bus_agent_proxy) uvm_sequencer prot_sqr; pure virtual function void bind_prot_sqr(); // 绑定封闭Sequencer virtual function uvm_sequencer get_sqr(); return prot_sqr; endfunction function new(string name, uvm_component parent); super.new(name, parent); endfunction endclass // 通用Sequence基类（封装seq.start(sequer_ip)） class bus_seq_base extends uvm_sequence; `uvm_object_utils(bus_seq_base) bus_trans_base trans; uvm_sequencer prot_sqr; // 配置传递的IP Sequencer pure virtual task do_transfer(); // 协议特有传输逻辑 virtual task body(); do_transfer(); endtask function new(string name = "bus_seq_base"); super.new(name); endfunction endclass // 通用DPI层 class dpi_adapter extends uvm_component; `uvm_component_utils(dpi_adapter) bus_agent_proxy agent_proxy; export "DPI-C" function c_bus_rw; function new(string name, uvm_component parent); super.new(name, parent); endfunction function int c_bus_rw(int addr, int data, int rw); bus_trans_base trans = bus_trans_base::type_id::create("trans"); // 工厂自动替换为适配类 bus_seq_base seq = bus_seq_base::type_id::create("seq"); trans.addr = addr; trans.data = data; trans.rw = (rw==1) ? BUS_WRITE : BUS_READ; seq.trans = trans; seq.start(agent_proxy.get_sqr()); // 固定调用范式 seq.do_transfer(); return int'(trans.resp); endfunction endclass // AHB Transaction适配类（继承封闭ahb_trans） class ahb_trans_adapter extends bus_trans_base; `uvm_object_utils(ahb_trans_adapter) virtual function void to_prot_trans(uvm_object prot_trans); ahb_trans_ext ahb_t; $cast(ahb_t, prot_trans); ahb_t.addr = this.addr; ahb_t.data = this.data; endfunction virtual function void from_prot_trans(uvm_object prot_trans); ahb_trans_ext ahb_t; $cast(ahb_t, prot_trans); this.resp = (ahb_t.resp == AHB_OK) ? RESP_OK : RESP_ERR; endfunction endclass // AHB Agent代理类 class ahb_agent_proxy extends bus_agent_proxy; `uvm_component_utils(ahb_agent_proxy) ahb_agent ahb_agt; virtual function void bind_prot_sqr(); ahb_agt = ahb_agent::type_id::create("ahb_agt", this); prot_sqr = ahb_agt.get_sqr(); // 绑定封闭Sequencer endfunction endclass // 可修改的AHB Sequence class ahb_seq_adapter extends bus_seq_base; `uvm_object_utils(ahb_seq_adapter) ahb_trans_ext ahb_t; virtual task do_transfer(); $cast(ahb_t, trans); trans.to_prot_trans(ahb_t); do_ahb_rw(ahb_t); // 修改后的Sequence逻辑 trans.from_prot_trans(ahb_t); endtask endclass class test_ahb extends uvm_test; `uvm_component_utils(test_ahb) env_top env; function new(string name, uvm_component parent); super.new(name, parent); endfunction virtual function void build_phase(phase); // 工厂覆盖：抽象基类→AHB适配类 set_type_override_by_type(bus_trans_base::get_type(), ahb_trans_adapter::get_type()); set_type_override_by_type(bus_agent_proxy::get_type(), ahb_agent_proxy::get_type()); set_type_override_by_type(bus_seq_base::get_type(), ahb_seq_adapter::get_type()); env = env_top::type_id::create("env", this); endfunction endclass如何修改
最新发布
12-17
根据引用[1]，我们知道ahb adapter有两个主要功能：reg2bus将uvm_reg_bus_op转换成AHB transaction，而bus2reg则相反。同时，reg2bus应该返回AHB事务对象。 引用[3]提供了AHB-RAM UVM测试平台中Transaction类的定义...
CortexM3与CortexM0的bus matrix
北枫凉的博客
05-09 2997
以下都是自己的理解，如有错误希望大家指正，感激不尽~ 目录 Cortex M0 处理器内部的bus matrix 处理器外部的busmatrix Cortex M3 处理器内部的bus matrix 处理器外部的bus matrix Cortex M0 处理器内部的bus matrix The processor contains a bus matrix that arbitrates the processor core and optional Debug Access Po
画一个3乘3的AHB Bus Matrix结构示意图
07-08
但我可以为您提供一个描述3x3 AHB Bus Matrix结构的示意图。 ``` +-------+-------+-------+ | | | | +--| AHB0 | AHB1 | AHB2 | | | | | | | +-------+-------+-------+ | | | | | +---> Master0 | |...
高级高性能总线（Advanced High-performance Bus, AHB）
Starry__的博客
03-18 6324
目录1. 介绍单一Manager例子2. 信号描述2.1. Manager2.2. Subordinate2.3. Interconnect 针对AHB进行介绍 1. 介绍 主要针对高效率、高频宽及快速系统模块所设计的总线，可以连接如微处理器、芯片或芯片外的内存模块和直接存储器访问（Direct Memory Access, DMA）模块等。 最常见的AHB从属设备包括内存设备、外部存储接口（External Memory Interfaces, EMIF）和高带宽外设。 而对于低带宽外设来说，通常驻留在
基于AMBA2.0的AHB+Matrix总线架构设计.xml
09-16
基于AMBA2.0的AHB+Matrix总线架构设计.xml
BusMatrix Verilog COde配置生成源代码
03-01
BusMatrix配置生成环境, 用于生成ARM的AHB BusMatrix, 可配置端口数目, 生成verilog源代码;
BusMatrix生成脚本
09-02
ARM-design_start总线矩阵生成脚本
杂记：Atmel sama5d3 Bus Matrix (MATRIX)
jun7118的博客
07-21 2427
Bus Matrix (MATRIX) 概述 MATRIX实现了多层ahb，基于ahb-lite协议，使能多主控ahb和从ahb可以同时运作 最多有16个主控，16个从 正常的延迟是一个周期，没有延迟的情况是从控已经与默认主控相连了 MATRIX与aph相适应 sama5d3的MATRIX有15个主控，各个互不影响，当然是连接不同的从控时候 每个主控有自己的解码器，有相同的解
AHB-MATRIX 验证笔记
clownsheep的博客
06-02 1473
prioity：优先级高的获得grant，相同优先级的可能出现一个master获得grant后，在传输数据的中途被其他相同优先级的master打断weighted token arbitration：和不同的priority配合使用，避免出现高优先级的req一直占用总线导致低优先级的一直处于starved状态。
深入理解AMBA总线（10）AHB Bus Matrix以及AHB的局限性
landyjzlai的博客
08-31 839
本文介绍了AHB总线矩阵及其局限性。AHB Bus Matrix作为互连模块，可快速集成多个主从设备，但需手动编写或使用ARM工具生成，工作量大且易出错。AHB协议存在历史局限性：低频下功耗面积不如APB，高频性能不如AXI；仅支持对齐传输，突发传输需持续更新地址；数据利用率最高仅50%，近似半双工；读写转换效率低。相比之下，AXI采用读写通道分离、全双工设计，支持Outstanding传输，可灵活调节时序，适应更高频率场景，因此成为现代SoC的主流选择。
AHB（Advanced High Performance Bus）协议规范
热门推荐
夏风喃喃的博客
07-31 1万+
AMBA学习——AHB协议规范
AMBA总线协议之AHB学习记录(1)—ahb_bus(附verilog代码)
菜小涛的博客
11-02 7594
记录一下自己对于AMBA总线的学习。
ahb_bus_matrix
01-09
### AMBA AHB 总线矩阵设计与实现 AMBA (Advanced Microcontroller Bus Architecture) 是 ARM 公司定义的一种开放标准总线架构，用于连接和管理片上系统(SoC)中的多个组件。AHB (Advanced High-performance Bus) 则是 AMBA 中针对高性能应用而优化的一部分。 #### 设计原则 在设计 AHB 总线矩阵时，需考虑以下几个方面： - **多主设备支持**：为了提高系统的灵活性和支持更复杂的 SoC 架构，AHB 矩阵允许多个主控器同时访问不同的外设[^1]。 - **仲裁机制**：当多个主控器请求同一时刻访问相同从属模块时，需要有效的仲裁策略来决定哪个请求优先得到服务。常见的仲裁算法有轮询(round-robin)，固定优先级(fixed priority)。 - **数据宽度适配**：不同主/从端口可能具有不同的数据位宽，在传输过程中要确保能够正确处理这些差异并保持性能最优[^2]。 #### 实现要点 以下是构建高效可靠的 AHB 总线交换结构的一些关键技术点： - **地址解码逻辑**：负责识别各个事务的目标地址范围，并将其路由到相应的从站接口。这通常涉及到配置寄存器设置以及内部状态机控制电路的设计。 - **缓冲区管理**：为了避免由于速度不匹配造成的瓶颈现象，可以在各条路径之间加入适当大小的数据缓存队列；此外还需注意防止死锁的发生。 - **同步与时钟域跨越**：考虑到现代 SOC 可能存在多种频率的操作单元共存的情况，因此必须妥善解决跨时钟边界的信号传递问题，比如采用握手协议或者双稳态触发器等方法。 ```verilog // Verilog 伪代码展示简单的 AHB 路由选择功能 module ahb_router ( input wire hclk, input wire hresetn, // Master interface signals... output reg [31:0] hrdata, // Read data from slave to master ... ); always @(posedge hclk or negedge hresetn) begin : proc_hrdata if (!hresetn) hrdata <= &#39;bz; else case ({hmastlock,htrans}) 2&#39;b00: /* IDLE */ hrdata <= &#39;bz; 2&#39;b01: /* BUSY */ hrdata <= slv_data_reg; // Assume this comes from some internal register connected to slaves. default hrdata <= &#39;bx; endcase end endmodule ```
评论 1
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Starry丶

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值