Modelsim的仿真之路（仿真工程的使用）

最新推荐文章于 2025-05-17 17:13:51 发布
最新推荐文章于 2025-05-17 17:13:51 发布
阅读量6.9k 收藏 100
点赞数 11
CC 4.0 BY-SA版权
分类专栏： VX公众号：电子狂人——ID:【DZKR666】 FPGA ModelSim 文章标签： FPGA MODELSIM 仿真 modelsim
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/Smart_Devil/article/details/121072357

仿真工程的使用

前言

上一篇介绍了基础仿真的流程，本篇将以工程的形式来介绍ModelSim的仿真使用，工程一般由：根目录+源码+work库+资源库+仿真设置+元数据组成，其中元数据就是工程的一些设置数据，会以一个 .mpf 后缀的文件存在于指定路径，在这之中会包换：编译的设置，编译顺序还有文件的映射之类的。

开始今天的使用吧~

工程使用

创建工程

将本篇使用到的文件放置到自己的工程路径下，然后选择菜单栏 File > New > Project

image-20211031211836325

在弹出的界面中填写工程的名字、工程的路径、以及工程默认库的名字，使用默认的work就好了、还有就是初始化配置文件的路径，配置文件选安装路径下的modelsim.ini即可，然后选择Copy Library Mappings，这样就可以把这个文件直接加到这个工程中了，使用Reference也可以；

image-20211031212256129

都填好后，直接OK，这时就改进入工程的设置了，由于是一个空的工程，所以系统会弹出添加东西到工程的窗口，在这窗口，可以创建新的文件、添加已有的文件、创建仿真的配置以及创建文件夹，因为已经准备好了文件，所以就直接点 Add Existing File;

image-20211031212917150

点完后，又出现了一个新的窗口，提示要从哪添加文件，点Browse，然后将counter.v和tcounter.v加进来，最下方的选项，因为工程已经和这两个文件在一个目录下了，所以选择Reference即可，如果是其他路径下的，就可以考虑Copy过来进行管理；

image-20211031213350647

接着OK，然后Close掉添加东西到工程的界面，这时候注意Project的栏中，多了刚添加的两个文件，且Status显示的是一个蓝色问号，这代表该文件还未编译；Order就是两者的一个编译顺序以及文件改动的时间；

image-20211031213727124

文件编译

如果想改变编译顺序，右键 > Compile > Compile Order

image-20211031214057341

使用这两个箭头来改变文件的编译顺序，点Auto Generate 就会以Top层开始进行编译，如果顺序不正确，它也会自动循环跑，然后找到这个Top层往下一层层的编，可以的话，就自己用箭头先把顺序按正确的来设置好。

image-20211031214217952

除了用上面的Auto来编译外，还可以直接单个编译，或者选全部编译，图中两个箭头所指

image-20211031214942015

编译成功后，状态会变为绿色的勾，如果代码出问题了，就是个红色的X，这时候就有根据Transcript 的信息去改代码了，跳到Library的窗口，从原本empty的状态变为了一个带 + 号的状态

image-20211031215338769

点开 + 号，可以看到两个编译的结果，名字、类型和路径都在信息里，选中test_counter，右键 > Simulate，进入仿真界面

image-20211031215446896

在Sim窗口含仿真文件的层次结构，接着的基本仿真使用就和上一篇的一样了

外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-UkT8X28O-1635695080048)

在Transcript窗口输入：quit -sim，退出仿真，准备接下来的

文件管理

因为是举例，所以使用到的文件比较少，但是平常做项目的适合，文件就多了，这时候如果没有管理好文件的类别，那就看着有点头疼了，接下来用文件夹的形式来管理文件；

在刚开始创工程的时候，就有个Create New Folder的选项，可以在这时候就创建好文件夹，在工程创建好后还需要新建文件夹来管理，就接着往下操作；

回到Project的窗口，右键 > Add to Project > Folder ，在弹出的窗口输入文件夹的名字，按正常的文件夹格式来对文件夹取名就好了，然后OK

image-20211031221613420

在Project窗口中也多了一个文件夹的图标

image-20211031221718372

只有一个文件夹的话，显然，如果是一堆文件，那就还需要做细分，这边就按激励文件和模块文件来分类，继续 右键 > Add to Project > Folder ，填写子文件夹的名字，且将该文件夹放置在Design Files的文件夹下，然后OK

外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-4DQsBG7f-1635695080054)

重复上述的操作，再加入一个Source的子文件夹，然后效果如下

image-20211031222223962

然后就该把文件添加到对应的文件夹下进行管理了，选中 counter.v（如果是多个文件，就选中多个） 然后右键 > Properties

image-20211031222515394

在属性窗口，可以从 Place In Folder 看到文件放在Top层，修改它，将其放置在Source层，然后OK

image-20211031222706553

重复上述操作，将tcounter.v放入testbench文件夹下，这时的效果如下

image-20211031222902276

会发现状态又变成了问号，这是因为改变了文件的位置，工程已经不知道编译结果是否依然有效，所以需要重新编译才能继续使用。

仿真配置

仿真配置就是将模块和仿真的选项存在了一个文件中，然后直接使用该文件就可以自动按设置好的启动仿真，举个例子：假设你的某个模块需要对仿真的时间精度然后还需要做一些自检啥的，这时候就可以直接用配置文件来操作，以省去不必要的步骤。

在Project窗口 右键>Add to Project > Simulation Configuration ,在出现的界面中，填入配置文件的名字，以及放置的文件夹，这边选则放在testbench文件夹下；

image-20211031225154956

接着选中work库下的 test_counter，仿真精度（Resolution）改为ps

image-20211031225205494

选中Verilog的窗口，将Enable hazard checking (-hazards) 的选项打勾，然后点Save进行保存

image-20211031225314514

在文件夹下就有了该仿真配置，直接双击它

image-20211031225407717

然后在Transcript 窗口可以看到仿真的命令和之前的有了一些不同，是按照刚刚的设置启动了仿真

image-20211031225636299

结束

本篇关于仿真工程的使用就介绍到这了，如果工程未关闭，下次启动modelsim时，则会自动打开该工程，要关闭的话，File > Close Project ，再点“是”就好了。

image-20211031230331581

传送门

更多精彩，等你发现~

Modelsim的仿真之路（基础仿真流程）
Smart_Devil的博客
10-30 2万+
缓了一段时间，该接着开始系列记录了，这一次将开始ModelSim的仿真之路，对于学FPGA或者从业于该行业的人来说，仿真是必不可免的一件事，而仿真的工具也不少，不过感觉ModelSim推荐的指数要高很多，或许和它优化的能力有关吧~
使用Modelsim进行独立仿真
qq_40894989的博客
04-18 1598
（就是选择要存放你仿真工程文件的文件夹，方便我们后续进行工程管理）
使用Modelsim进行简单仿真
weixin_33805557的博客
08-03 929
这里记载一下使用modelsim进行简单的仿真，方便以后使用的时候进行查看。所谓的简单的仿真，就是没有IP核、只用图形界面不用tcl脚本进行的仿真。简单的仿真步骤为： 1、改变路径到工作环境下的路径下面，创建工程。 2、添加仿真的源文件（.v文件等）。 3、编译源文件。 4、启动仿真，添加仿真信号。 5、调试、查看仿真波形。 这里就使用一个简单的例子——8分频电路，进行演示和讲解： ...
Vivado2024.2+Modelsim仿真环境搭建大全(保姆式说明)
zyp626的博客
05-17 1695
选择有效的安装路径后，将不存在空间不足的告警，同时Installation Locations中会显示安装的插件，此处为Vivado,Vitis_HLS,PDM,Docnav和前面设置的一致，，Disk Space Required中会显示当前路径可用空间以及安装需要空间58.85G，再点击“Next”图标。运行仿真后，如果某个变量的值一直为1'hz，如下图的tesett，表示tesett的状态为不定状态，新手容易犯的一个错误是无信号输入，此时要检查设计仿真文件，是否无信号传入到tesett。
数字电子技术实验——ModelSim仿真教程
gwl优快云的博客
01-20 4293
ModelSim使用教程。激励文件(Test Bench)创建以及介绍。项目建立和使用。波形颜色调整。标尺使用。
Modelsim工程仿真流程
qq_52810280的博客
05-28 823
用modelsim仿真基本流程: 代码以及测试代码如下： module fulladd(sum,c_out,a,b,c_in); output sum,c_out; input a,b,c_in; wire s1,c1,c2; xor (s1,a,b); and (c1,a,b); xor (sum,s1,c_in); and (c2,s1,c_in); or (c_out,c2,c1); endmodule 测试代码： module test; wire sum, c_out; reg a,b,c_in
modelsim仿真示例工程
11-24
**modelsim仿真示例工程详解** modelsim是一款广泛应用于数字逻辑设计验证的仿真软件，它支持 VHDL、Verilog 以及 SystemVerilog 等多种硬件描述语言。本示例工程将带你逐步了解如何在modelsim中进行仿真操作，通过...
使用Modelsim独立仿真Altera IP核
07-06
使用 Modelsim 独立仿真 Altera IP 核 本文将详细介绍如何使用 Modelsim 独立仿真 Altera IP 核，避免了在 Quartus 中调用 Modelsim 时重复编译库的缺点，并且可以直接在 Modelsim 中进行操作，不再依赖于 Quartus...
8选一多路选择器使用modelsim仿真结果
01-17
8选一多路选择器的ModelSim仿真和Ise综合是对设计过程的验证，它确保了硬件描述语言代码能正确实现所需的多路选择功能。通过仿真的时序图和综合后的rtl电路图，设计者可以发现和修正设计过程中的错误，最终完成一个...
Modelsim仿真ROM
08-03
本文主要讲述了使用Modelsim仿真ROM的设计和实现，包括环境参数的设置、ROM的设计方法、modelsim环境的设置和仿真过程。 一、环境参数设置 在设计ROM之前，需要设置好环境参数。使用的modelsim版本是SE 6.1b，...
ModelSim仿真图像输入和输出仿真工程
03-10
总结来说，"ModelSim仿真图像输入和输出仿真工程"涉及了Verilog语言的高级特性，如文件I/O和并行处理，以及对BMP位图格式的理解。通过这个工程，我们可以学习如何在硬件级别处理图像数据，这对于设计图像处理系统或...
ModelSim仿真
assemble8086的专栏
12-19 1614
原文地址：http://hi.baidu.com/lhj344512431/blog/item/f838c1a98049bdbbcb130c9f.html 一、功能仿真，就是在理想状态下(不考虑延迟)，验证电路的功能是否符合设计的要求。 功能仿真需要： 1.TestBench或者其他形式的输入激励 2.设计代码（HDL源程序） 3.调用器件的模块定义(供应商提供，如FIFO，
Modelsim仿真步骤
qq_40039676的博客
11-03 7457
1、新建文件夹：modelsim_test，添加设计文件、testbench文件 2、打开Modlesim 10.1c 3、菜单栏：File—>Change Directory…—>选择新建的文件夹modelsim_test 4、菜单栏：Compile —> Compile…—>选中所有的设计文件、testbench—>Compile—>Yes—>Done 完成所有.V文件的编译 5、菜单栏：Simulation–>Start Simulation…—&
Modelsim仿真操作指导
zyp626的博客
02-14 1万+
本文主要介绍只使用modelsim进行verilog仿真的详细操作，也介绍了常见的问题
Modelsim仿真教程
热门推荐
weixin_42066160的博客
12-06 2万+
Modelsim仿真教程 1.打开安装好的Modelsim，初次使用时界面如下所示： 2.由于是第一次使用，需要新建library 弹出的对话框一般保持默认，选择ok 3.选中新建的work，然后新建工程 弹出的对话框中填入工程名和选择保存路径，然后选择OK 4.如果有仿真文件，在弹出的对话框选择存在的文件，否则选择新建文件，这里以新建文件为例进行演示 文件名与工程名一不一样都可以，语言类型一般选择Verilog 5.仿真文件添加完后，添加源文件，源文件如果已经有了，选择添加已存在文件直接添加
FPGA设计基础04——modelsim仿真
qq_38502780的博客
08-27 3046
1.在编写完测试文件以后，就要用modelsim对文件进行仿真。首先，建立仿真文件夹，并放入两个文件，分别是.v的源文件和测试文件。 2.打开modelsim，新建工程，如图。 3.添加源文件和测试文件后，进行编译，有错误不能进行仿真。 4.找到仿真的测试文件，右键点击simulate开始仿真。 5.弹出仿真窗口，点击需要查看的信号，添加波形。 6.设置好运行的时间，开始运行。 由图可知，qqnum正确输出841185604并循环，
modelsim 仿真过程
cw0617的博客
10-14 507
以一个计数程序为例，记 fluorescentG1,fluorescentG2,fluorescentG3在70ms的计数值 ， 这三个数的计数值。 testbench如下： `timescale 1ns/1ps module FluorescentAC_Test; reg clk_16M; reg rst_n; reg go; reg fluorescentG1; reg fluorescentG2; reg fluorescentG3; wire[15:0] G1CNT; wire[15:0] G2
Modelsim仿真
最新发布
06-10
### 解决ModelSim仿真中`-novopt`选项导致优化关闭的问题 在ModelSim仿真过程中，`-novopt`选项的使用会导致仿真器禁用所有优化功能，从而显著降低仿真速度。以下是几种替代方案或解决方法，以避免因`-novopt`选项而导致的性能问题。 #### 替代`-novopt`选项的方法 1. **使用`+acc`选项** ModelSim支持通过`+acc`选项来实现对设计信号和变量的访问，而无需禁用优化功能。此选项可以与`vsim`命令结合使用，例如： ```bash vsim -voptargs=+acc -lib work top_module ``` 该命令允许在保持仿真优化的同时提供全面的调试功能[^2]。 2. **调整编译参数** 在编译阶段，可以通过指定适当的参数来确保生成的仿真模型兼容性良好。例如，在编译Verilog代码时，可以使用以下命令： ```bash vlog -work work +incdir+/path/to/include /path/to/source/*.v ``` 此外，添加`-dbg`选项可以生成调试信息，而不影响仿真优化[^3]。 3. **使用PLI/DPI接口** 如果需要在仿真中集成外部C/C++代码，可以使用PLI（Procedural Language Interface）或DPI（Direct Programming Interface）。这些接口允许在不完全禁用优化的情况下实现复杂的交互逻辑。例如： ```bash vsim -pli /path/to/pli.so -lib work top_module ``` 4. **启用部分优化** 在某些情况下，可以通过限制优化范围来减少对`-novopt`的需求。例如，使用`-voptargs`参数指定特定的优化选项： ```bash vsim -voptargs="+acc=npr" -lib work top_module ``` 这里的`+acc=npr`表示仅对非保护信号和过程进行访问控制[^1]。 #### 提高仿真速度的其他建议 1. **清理仿真环境** 定期清理工作库并重新编译所有文件可以避免残留数据导致的性能下降。例如： ```bash vdel -all -lib work vlib work vmap work work ``` 2. **分块仿真** 对于大规模设计，可以将仿真分为多个小块进行，以减少单次仿真的复杂度。这种方法尤其适用于测试特定模块的功能行为。 3. **升级工具版本** 使用最新版本的ModelSim或其他仿真工具（如Vivado Simulator）可以获得更好的性能和兼容性。新版本通常包含针对大型设计的优化改进[^2]。 #### 示例脚本 以下是一个完整的ModelSim仿真脚本示例，展示了如何通过调整参数避免使用`-novopt`： ```bash # 清理工作库 vdel -all -lib work vlib work vmap work work # 编译设计文件 vlog -work work +incdir+/path/to/xilinx_libs /path/to/design_files/*.v # 启动仿真并应用优化参数 vsim -voptargs=+acc -lib work top_module do wave.do run -all ``` ### 总结 通过使用`+acc`选项、调整编译参数、启用PLI/DPI接口以及限制优化范围等方法，可以有效避免`-novopt`选项带来的性能问题。此外，定期清理仿真环境、分块仿真和升级工具版本也是提高仿真效率的重要手段。
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值