Vivado与ModelSim的联合仿真

最新推荐文章于 2025-10-08 21:01:13 发布
原创 最新推荐文章于 2025-10-08 21:01:13 发布 · 1w 阅读 · 118 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#Vivado #ModelSim #仿真 #FPGA #联合仿真

Vivado自带的仿真，个人觉得跑一些小模块的仿真还是可以的，不过跑大的仿真系统，容易无体验感，建议用第三方工具，这边就直接对ModelSim下手了，接下来介绍下这两者联合仿真的操作。

首先确定下自己的Vivado版本和适配的ModelSim版本，可以在ug973中，找到对应的版本，比如我用的Vivado是2018.2的，然后匹配的ModelSim是10.6c的版本。（有时候版本不匹配也能用，不过还是建议尽量匹配版本的好，省得出一些奇怪的问题）

image-20211030154349788

然后准备编译仿真库，打开Vivado，先打开Settings的仿真器配置

（注：我因为装过多个版本，仿真器要换成最16.c的版本，不然编译结果会因为版本不匹配出问题）

image-20211030162624780

ModelSim的安装路径换成16.c版本的位置，库路径也设置好对应的位置，然后就可以OK保存并关闭了

image-20211030162614869

接着在菜单栏中选 Tools > Compile Simulation Libraries

image-20211030160807342

最低0.47元/天 解锁文章
vivado和modelsim联合仿真
m0_50793313的博客
01-15 7467
Language可以选择VHDL、verilog或者两者都编译出来，Compile Xilinx IP则是对所有的IP核都生成仿真库，但有时候仿真的都是自己写的代码，不涉及IP核的话，也可以不编译。建议现在vivado上进行综合，检测语法错误，然后点击simulation->Run Simulation->Run Behavioral Simulation即可自动弹出modelsim，如果不能自动弹出可以检查是否已经将modelsim加入环境变量。当你编译仿真库时，vivado会有提示的。
vivado与modelsim联合仿真
Thousand_drive的博客
02-28 2220
vivado自带的xsim仿真器其实已经可以满足大部分的仿真需求，但是我在进行图像仿真时通过系统函数$fopen(PIC_PATH,“rb”);来打开bmp图像一直报错，返回值-20000，网上找了一圈没有解决，已经排除是路径问题，相同的代码通过modelsim可以正常仿真，但每次都要单独打开modelsim比较麻烦，所以这里记录一下vivado和modelsim联合仿真的步骤。仿真在数字电路设计中是必不可少的工具，它有助于验证设计的功能和性能，发现和纠正错误，优化设计流程，提高设计效率和质量。
【无标题】
qq_42646527的博客
06-17 1868
可以在Modelsim的安装路径下新建一个vivado_2018.3_lib文件夹，存放生成的库文件，Compiled library location选择新建的vivado_2018.3_lib文件夹；将MentorKG.exe和crack.bat文件复制到安装根目录win64pe目录下（比如C:\modelsim_dlx64_10.6c\win64pe），编辑crack文件，将其中的两处mgls.dll改为mgls64.dll，保存之后运行crack.bat文件。OK了，可以仿真试试了。
FPGA学习笔记-创建工程：使用ModelSim仿真多时钟信号生成
最新发布
2301_81251211的博客
10-08 795
显示当前仿真实例中的所有信号。
68.vivado与modelsim的关联以及器件库编译
weixin_30715523的博客
03-29 2056
vivado软件中也自带仿真工具，但用了几天之后感觉仿真速度有点慢，至少比modelsim慢挺多的。而modelsim是我比较熟悉的一款仿真软件，固然选它作为设计功能的验证。为了将vivado和modelsim关联，需要进行一些设置，下面一一介绍。 一、在vivado中设置modelsim（即第三方仿真工具）的安装路径。在vivado菜单中选择“Tools”——>“Option...
vivado与modelsim的联合仿真
热门推荐
weixin_37603007的博客
09-23 5万+
    目的：在学习Xilinx的FPGA的时候，我花了很大功夫才搞定了vivado和modelsim的破解以及他们的联合仿真。为了不使大家花太多时间，我写了这篇文章。 一、vivado的破解 首先安装好Xilinx_Vivado_SDK_2018.1_0405_1,安装包可以从网上下载。只是要注意，它也是需要破解的，不过很简单，在网上下载对应版本的license即可。百度云链接：http...
Vivado联合Modelsim仿真
m0_53887148的博客
10-08 1139
在查找过程中，看到有些文章，对modelsim.ini文件进行改写，来使modelsim识别vivado的库。该项作用是编译xilinx下所有的IP，时间较长半个钟左右。vivado的该IP核，输出在第一行，输入在最后一行。挺智障的，记录一下，防止之后再犯。也不一定非要存到xilinx文件下或者modelsim文件下，自己建的文件用来存放Xilinx 编译的库文件。也可以不勾选，时间较快，如果不勾选的话，是不是用到那个IP，自动编译哪个IP？没有实验，暂不确定。查找错误时，找到以下解决方法，试了，没用。
vivado联合modelsim仿真
ygf___的博客
07-03 2912
vivado联合modelsim仿真
vivado与modelsim的联合仿真教程.pdf
08-25
在现代数字电路设计和验证中，使用Vivado与ModelSim进行联合仿真是一种常见且高效的实践。Vivado是由Xilinx推出的一款集成设计环境，广泛应用于FPGA和SoC的设计中，它集成了强大的综合、实现和仿真工具。ModelSim是...
Vivado与Modelsim联合仿真
Li_linyuan的博客
06-16 1911
Vivado与Modelsim联合仿真 目录 Vivado与Modelsim联合仿真 1. 常用版本 2. 编译和添加仿真库 Vivado编译库 Modelsim添加仿真库 3. 联合仿真 1. 常用版本 Vivado Design Suite 2019.2 Mentor Graphics ModelSim SE/DE/PE (2019.2) Vivado Design Suite 2018.3 Mentor Graphics ModelSim SE/DE/PE (10.6c) V
vivado报错（一）vivado与modelsim联合仿真报错
EfunStudy的博客
12-07 2838
根本原因是混合语言库声明顺序不正确。问题可能发生在布尔信号或std_logic_vector信号上，因为VHDL和Verilog之间不存在1:1映射。2.在modelsim命令行使用如下代码，作用是设置Verilog库的优先级高于VHDL。注意：根据问题描述修改位宽是解决不了问题的，因为问题不是位宽不匹配。常见情况是在仿真时选择了混合语言，导致的端口位宽不匹配。1.将混合语言换成单一的语言仿真。根据自己使用的语言选择。
vivado 2018.2与modelsim的联合仿真
08-27
xilinx新发布的vivado 2018.2设置界面与2017.4有很大区别，文中介绍了与modelsim的联合仿真流程介绍
vivado 与 modelsim联合仿真
Somnus_z的博客
02-28 1483
找到modelsim的安装途径，一般是在C盘里面，我的电脑里面的名字：Modeltech_pe_edu_10.4a（学生版），在里面新建一个文件夹：vivado2019_lib（含有win32的那个文件夹） 不同版本的Modelsim名字会有一些不同 新建一个工程之后在tools里面选择compile simulation libraries 编译完成之后再打开vivado2019_lib就会...
Vivado和Modelsim联合仿真
weixin_39368056的博客
01-16 2370
最近用Vivado中自带的仿真器做仿真，仿真速度真是慢的令人发指。所以装了个Mdoelsim，和Vivado进行联合仿真。 所用软件版本： Vivado 2018.3 Modelsim SE-64 10.7 首先在Modelsim的安装路径下，新建文件夹vivado2018_3_lib,作为vivado的库文件。 打开Vivado，在Tools -> Compile Simulation L...
vivado 和 modelsim联合仿真
Huskar_Liu的博客
04-15 2159
1）打开一个vivado工程， 2）
【开发环境配置】vivado联合modelsim仿真
工业电子技术研读及分享
10-17 1987
vivado联合modelsim仿真配置方法
Vivado 与 Modelsim 联合仿真
weixin_34203832的博客
12-01 295
1 编译库 用命令行 用vivado工具 vivado 有很多 IP核的接口 已经与 ISE的核 不太一样了，比如fir ，接口就是这样的：  fir_lp fir_lp_ip(    .aclk  (sys_clk ),    .aresetn  (!module_rst ),    .s_axis_data_tvalid(flt_nd),    .s_axis_data_tready(fl...
Vivado与ModelSim联合仿真教程：设置安装路径和编译器件库
vivado与modelsim的联合仿真教程 在本教程中，我们将学习如何在Vivado平台上使用ModelSim进行联合仿真。Vivado是一款功能强大的数字设计和仿真工具，而ModelSim是一款专业的仿真软件。通过本教程，您将学习如何在...
评论 4
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值