AI回答的I2S

        I2S（Inter-IC Sound）信号，又称集成电路内置音频总线信号，是飞利浦公司为数字音频设备之间的音频数据传输而制定的一种总线标准。

        以下是关于I2S信号的详细介绍： ### 主要信号线 - **串行时钟（SCLK/BCLK）**：也叫位时钟，是整个I2S传输的时钟信号，用于同步每一位数据的传输时机。其频率等于通道数×采样频率×采样位数。例如，对于44.1kHz的立体声（2通道）、16位音频，SCLK频率为2×44.1kHz×16=1.4112MHz。

         - **帧时钟（LRCK/WS）**：又称字选择线，用于切换左右声道的数据，是帧同步信号。LRCK为“1”表示正在传输的是右声道的数据，为“0”则表示正在传输的是左声道的数据，其频率等于采样频率。

         - **串行数据（SD/SDATA）**：是音频数据的传输载体，音频数据以二进制补码形式传输，根据数据流向分为SDOUT（数据发送端的串行输出引脚）和SDIN（数据接收端的串行输入引脚），传输时先发送最高有效位（MSB）。

### 可选信号线

        - **主时钟（MCLK）**：也叫系统时钟，用于提供系统级的时钟，通常是SCLK的整数倍，如256倍或384倍，可用于生成SCLK和WS。

### 数据传输模式

        - **飞利浦标准（I2S）模式**：是业界默认的标准模式，LRCK低电平传输左声道数据，高电平传输右声道数据，数据在SCK的下降沿发送，上升沿采样，有效数据相对于LRCK的跳变沿延迟1个SCK时钟周期。

         - **左对齐模式**：LRCK高电平传输左声道数据，低电平传输右声道数据，有效数据相对于LRCK跳变沿无延迟，数据的MSB与LRCK跳变沿直接对齐。

        - **右对齐模式**：LRCK高电平传输右声道数据，低电平传输左声道数据，有效数据相对于LRCK跳变沿无延迟，数据的最低有效位（LSB）与LRCK跳变沿对齐。

### 工作模式

         - **发射器为Master，接收器为Slave**：如ADC作为主设备，生成SCK和LRCK，DAC作为从设备接收数据，适合实时录音类项目。

         - **接收器为Master，发射器为Slave**：如DAC作为主设备生成时序信号，DSP作为从设备发送数据，适合高保真播放场景。

        - **发射器与接收器均为Slave**：系统中存在独立的时钟生成模块作为主设备提供SCK和LRCK，ADC与DAC均作为从设备协同工作，适合多设备协同的复杂音频系统。