【验证】Verilog中$timeformat的用法

在仿真环境中,由于timescale设置导致modulelevel仿真和SOC集成后的参数打印精度不同。为不改变timescale,可以使用$timeformat来调整打印精度,它只影响打印显示,不影响实际精度。例如:$timeformat(-15,0,ps,30)用于设置精度到皮秒级别。

今天工作中遇到一个问题,我们在module level仿真用例打印的参数和集成到soc环境后打印的参数,精度不一样。

定位后发现主要是因为timescale在两个环境内因为环境参数设定而导致的。 

在不想改变timescale情况下, 我们可以通过语法$timeformat来实现。

需要注意的是:$timeformat本身并不修改任何时间精度,他只是影响打印相关的函数的打印精度,这也是这次我们需要用到它的原因。

语法示例

$timeformat(-15,0,“ps”,30);

第一个参数表示时间精度。

参数对应含义
时间精度 参数值
    秒 (s  ) 0
毫秒 (ms)                 -3
微妙 (us ) -6
评论 1
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值