冯诺依曼瓶颈

“冯诺依曼瓶颈”指的是计算机系统性能受到中央处理器（CPU）与主存储器（内存）之间数据传输速率限制的现象。这是基于冯·诺依曼架构（也称为存储程序计算机架构）的计算机系统固有的一个根本性性能限制。

要理解这个瓶颈，首先回顾冯·诺依曼架构的核心特征：

1. 存储程序： 程序指令和数据以二进制形式存储在同一个内存空间中。
2. 顺序执行： CPU 按照指令在内存中存储的顺序（或由程序计数器指定的顺序）逐条读取指令、解码并执行。
3. 总线结构： CPU 与内存之间通过一条共享的系统总线进行通信。这条总线负责在 CPU 和内存之间传输指令和数据。

瓶颈产生的核心原因：

1. CPU 与内存的速度鸿沟： CPU 的处理速度（执行指令的速度）通常远高于内存的访问速度（读取或写入数据的速度）。CPU 的速度以 GHz 为单位提升（纳秒级操作），而内存（DRAM）的访问延迟通常在几十到上百纳秒量级，且带宽提升速度跟不上 CPU 核心数增长和核心速度提升。
2. 共享总线： 在经典的冯·诺依曼架构中，指令和数据共享同一条总线。CPU 在执行任何操作（取指令、取操作数、存结果）时，都需要通过这条总线访问内存。
3. 顺序访问限制： CPU 需要频繁地通过总线访问内存：
   • 取指令： 执行下一条指令前，必须先从内存读取它。
   • 取操作数： 执行指令时，如果需要操作数在内存中，必须通过总线读取。
   • 存结果： 执行指令后，如果结果需要写回内存，必须通过总线写入。
</