边沿检测 Verilog

最新推荐文章于 2025-12-25 15:33:48 发布

原创

最新推荐文章于 2025-12-25 15:33:48 发布 · 2.8k 阅读

14 ·

CC 4.0 BY-SA版权

文章标签：

#硬件架构 #嵌入式硬件

这篇博客介绍了如何使用Verilog语言实现1bit信号的边沿检测，包括上升沿和下降沿的检测。通过寄存器变量data_r存储当前状态和上一拍状态，当状态变化时产生一个时钟周期宽度的脉冲信号。文中给出了两种不同的实现方式，一种是针对上升沿检测，另一种同时检测上升沿和下降沿，分别使用'&'和'^'操作符来实现。这些代码段可以用于数字逻辑设计和FPGA/CPLD等硬件描述语言的应用中。

1.用verilog实现1bit信号边沿检测功能，输出一个周期宽度的脉冲信号

定义了一个2位的寄存器变量data_r，data_r[0]用来存储当前的状态，data_r[1]用来存储上一拍的状态

每个时钟到来的时候，向左移位，相对于当前时钟的上上拍信号舍弃掉，只保留相对于当前时钟上一拍的状态，存储在data_r的高位上，即data_r[1]表示的是上一拍的状态

2.hdlbits中的题 detect an edge;下面代码是用来检测上升沿的，比上面的代码容易理解一些；

用的是 ‘&’

module top_module (
    input clk,
    input [7:0] in,
    output [7:0] pedge
);

    reg [7:0] temp;

    always @ (posedge clk)
        begin
            temp <= in; //temp始终比in晚一个周期
            pedge <= ~temp & in; //当输出为1时检测到上升沿
            
        end

endmodule

3.hdlbits中的题，detect both edges，上升