ModelSim之Testbench编写

打开模板有,基本工作,包括端口部分的代码和接口变量的声明,我们要做的就是在这个做好的模具里添加我们需要的测试代码。

一个最基本的Testbench包含三个部分,信号定义、模块接口和功能代码。



`timescale 10n 1 ps                               //表示仿真的单位时间为1ns,精度为1ps。

module top_module_vlg_tst();
// constants                                           
// general purpose registers
reg eachvec;
// test vector input registers
reg CLK;
reg RSTn;

// wires                                               
wire [3:0]  LED_Out;


// assign statements (if any)                          
top_module i1 (
// port map - connection between master ports and signals/registers   
.CLK(CLK),
.LED_Out(LED_Out),
.RSTn(RSTn)

); 
initial                                                
begin                                                  
// code that executes only once                        
// insert code here --> begin      
                   
RSTn = 0;
#10 RSTn = 1;  



// --> end                                             
//$display("Running testbench");  
                    
end  
   
initial                                               //模块功能 
begin 
CLK=0;
 while(1)
#10 CLK = ~CLK;
end
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

无牙大白鲨

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值