fpga系列 HDL:按键处理 双触发器同步(跨时钟域同步 CDC)示例

module test(
input   wire		clk							,
input wire btn,     // 按钮输入
output reg[1:0]	CMD		
);		

reg btn_sync_1;       // 第一级同步寄存器
reg btn_sync_2;       // 第二级同步寄存器
reg btn_prev;         // 上一个时钟周期的按钮状态
reg state = 1;           

// 同步按钮输入以避免亚稳态问题 https://blog.youkuaiyun.com/ResumeProject/article/details/144695677
always @(posedge clk) begin
    btn_sync_1 <= btn;
    btn_sync_2 <= btn_sync_1;
end

// 边沿检测逻辑
wire btn_pressed = ~btn_sync_2 && btn_prev;

// 更新按钮的前一状态
always @(posedge clk) begin
    btn_prev <= btn_sync_2;
end

// 根据按钮按下更新状态
always @(posedge clk) begin
    if (btn_pressed) begin
        state <= ~state; // 切换状态
    end
end

// 驱动输出
always @(posedge clk) begin
	if(state)begin
        // 处理A状态事件
	end else begin
		// 处理~A状态事件
	end
end

按钮波形

           +----+
           |    |
-----------+    +--------------------------------- btn_sync_1
             +----+
             |    |
-------------+    +------------------------------- btn_sync_2
              +----+
              |    |
--------------+    +------------------------------ btn_prev
                  ++
                  ||
------------------++------------------------------ btn_pressed 
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值