本文总结了Verilog中关于时钟的基础概念，包括建立时间（setup time）、保持时间（hold time）、时钟偏移（clock skew）、时钟抖动（clock jitter）、时钟树（clock tree）和时钟延迟（clock latency）。理解这些概念对于FPGA开发和数字IC设计至关重要。
-
setup time：触发器（DFF）时钟上升沿到来之前，数据需要保持稳定的最小时间间隙就是建立时间。
-
hold time：触发器（DFF）时钟上升沿到来之后，数据需要保持稳定的最小时间间隙就是保持时间。
-
clock skew：由于路径延迟，同一个时钟信号到达两个不同的寄存器之间的时间差值，根据差值可以分为正偏移和负偏移。
时钟树到达不同终点的时间差。
-
clock j
订阅专栏 解锁全文
扫一扫
评论
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
查看更多评论
添加红包
