【数字IC验证快速入门】10、Verilog RTL设计必会的FIFO

导读：作者有幸在中国电子信息领域的排头兵院校“电子科技大学”攻读研究生期间，接触到前沿的数字IC验证知识，旁听到诸如华为海思、清华紫光、联发科技等业界顶尖集成电路相关企业面授课程，对数字IC验证有了一些知识积累和学习心得。为帮助想入门前端IC验证的朋友，思忱一二后，特开此专栏，以期花最短的时间，走最少的弯路，学最多的IC验证技术知识。

一、同步FIFO

FIFO，First In First Out，先入先出的队列。

学会了同步FIFO后，再学习异步FIFO学起来就容易了。

学习FIFO的要求，不要求要能够完全写出来，但是要懂得基本概念，FIFO是什么功能，设计FIFO基本要求等

1.1、RAM（Random Access Memory）的设计

设计实现一个16x8的双端口RAM

• RAM宽度8bit
• RAM深度16
• ADDR位宽2^4，取值范围0~15