- 博客(3)
- 收藏
- 关注
RSS订阅原创 【已解决】Vivado模块间连线正确，但输入端信号始终为Z
但是，在仿真时发现，位于mem_stage的输出端口mem_flush正常输出，但位于exe_stage的flush_from_mem端口始终为ZZZ的高阻态。在检查过顶层block_design生成的代码，确认无误后，博主做出了以下尝试：（未果）这是一个比较玄学的问题，末尾写了比较玄学的解决方法…：将出现ZZZ的新增的端口声明的。
2025-05-06 00:51:52
311
原创 【模板】Dijkstra迪杰特斯拉算法
邻接矩阵＋朴素版dijkstra->稠密图使用邻接表＋堆优化版dijkstra->稀疏图使用判断方法：以为界，m越大，图越稠密（参考。
2024-08-19 15:53:09
611
原创 C++ lower_bound/upper_bound在不同容器中的使用
lower_bound(k)寻找第一个大于等于k的元素upper_bound(k)寻找第一个大于k的元素。
2024-04-06 14:26:55
901
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人