【数电】（四）逻辑门电路

逻辑门电路

MOS门电路

1. 输入输出的高低电平

VIH（V In High）：输入高电平
VIL（V In Low）：输入低电平
VOH（V Out High）：输出高电平
VOL（V Out Low）：输出低电平
输入电平若在VIL（max）~0之间，即输入电平为低电平
输入电平若在VIH（min）~VDD之间，即输入电平为高电平
输出电平若在VOL（max）~0之间，即输出电平为低电平
输出电平若在VOH（min）~VDD之间，即输出电平为高电平

2. 噪声容限

在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰能力
负载门输入高电平时的噪声容限：
VNH =VOH(min)－VIH(min)
负载门输入低电平时的噪声容限：
VNL =VIL(max)－VOL(max)

3. 扇入数与扇出数

（1）扇入数：取决于逻辑门的输入端的个数。简单来说就是有多少个输入端。
（2）扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。它表示门电路的带负载能力。简单来说就是能带动多少个负载。
     （a)带拉电流负载：
       当负载门的个数增加时，总的拉电流将增加，会引起输出高电平的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。简单来说就是通过下列公式限制了负载个数，以免因输入不够而带不动负载

      (b)带灌电流负载：
      当负载门的个数增加时，总的灌电流IOL将增加，同时也将引起输出低电平VOL的升高。当输出为低电平，并且保证不超过输出低电平的上限值。道理同上，也是为了避免带不动负载，给出公式限制。

实际在计算扇出数时，两者都需要计算，在两者中取小值作为扇出数。

4. MOS管开关

低电平	高电平
截止	导通

例：将MOS管看成无触点开关。
输入低电平时，断开（图a），此时输出高电平VDD
输入高电平是，导通（图b），此时输出低电平（Ron相当于MOS导通时的等效电阻，约为1kΩ以内）

5. CMOS反相器

	N沟道	P沟道
高电平	导通	截止
低电平	截止	导通

6. CMOS漏极开路门

1. 工作时必须外接电源和电阻
2. 与非逻辑不变
3. 可以实现线与功能

7. 三态输出门电路

逻辑符号：

使能EN	输入A	输出L
1	0	0
1	1	1
0	×	高阻态

逻辑功能：高电平有效的同相逻辑门

TTL门电路

Ron>2.5KΩ高电平
Roff<0.8KΩ低电平
TTL门电路不能线与

集电极开路门：

1. 必须外接负载电阻和电源才能正常工作。
2. 可以“线与”。
3. 本身逻辑不变。