超大规模集成电路设计----基本概念（二）

本文仅供学习，不作任何商业用途，严禁转载。绝大部分资料来自----数字集成电路——电路、系统与设计(第二版)及中国科学院段成华教授PPT

简短的历史回顾(A Brief Historical Perspective)

中国已知最早的计算设备–算盘(Abacus)

世界上最早的自动计算器

基于真空管的计算机时代：ENIAC

晶体管的发明-1947 Schockley等

第一块集成电路-1958（锗geermanium） Kilby等
Noyce independently built the first IC on silicon.

20世纪60年代初(左)和90年代初(右)制造的最先进的IC显微照片。20世纪60年代的IC包含四个双极晶体管和几个电阻器。20世纪90年代的芯片包含超过一百万个MOS晶体管。

第一个数字逻辑门和TTL(The First Digital Logic Gate and TTL)

• 第一个数字逻辑门：第一个数字逻辑门由Harris于1956年推出的分立元件制成。
• 第一个商用的逻辑门：J. Kilby的工作产生了1960年第一套IC商用逻辑门（Fairchild Micro-logic系列）。
• TTL：第一个真正成功的 IC 逻辑系列 TTL 出现在 1962 年；它非常成功，直到 20 世纪 80 年代为止，它在数字半导体市场中占据了最大的份额。

MOSFET

• 基本原理的提出:
  Proposed in a patent by J. Lilienfeld (Canada) in1925, and independently, by O. Heil in England in 1935;
• PMOS-only logic:
  The first practical IC in 1960s; Frank Wanlass at Fairchild in 1963 described a logic gate using MOSFET;
• NMOS-only logic:
  Intel 4004 (1972, 7 μm),
  8080 (1974, 6 μm);
• CMOS (Complementary MOS) IC: Late 1970s up to now (7 nm，5 nm, 3 nm).
  80486 (1990, 0.8 μm),
  Pentium Pro (1995, 0.35 μm),
  Core i7 (2011, 32 nm).

摩尔定律(The Moore’s Law, 1965)

摩尔定律在摩尔写的论文中的原话：组件成本的复杂性以每年大约两倍的速度增加。当然，在短期内，这一比率即使不增加，也有望继续下去。从长远来看，增长率更加不确定，尽管没有理由相信它不会在至少10年内保持几乎不变。这意味着到1975年，每个集成电路的最低成本组件数量将达到65,000个。

设计演示(Designs Demo)

IBM’s PowerPC chip (1998, 0.25 μm)

纳米时代的设计挑战(Design Challenges in Nanoscale Era)

1.尺寸和工具(Scales and Tools)

“Our ability as humans to shape and control the environment around us has improved steadily over time, most dramatically in the past 100 years. "随着时间的推移，我们塑造和控制周围环境的能力稳步提高，在过去 100 年中表现最为显著。
“The degree of control is reflected in the scale (size) at which objects can be constructed, which is governed by the tools available for constructing them.”控制程度反映在可以构建对象的比例（大小）上，而规模（大小）则由可用于构建它们的工具控制。

2.IC设计的复杂性(The Complexity of IC Design)

随着IC制造技术的缩小，==最小特征尺寸(minimum feature sizes)==正在接近10纳米领域。 挑战是众多而艰巨的。

层间约束（Interlayer Constraints）

集成电路的层间约束是指在芯片制造过程中，不同的材料介质层之间需要满足的一些条件，以保证芯片的正常工作和可靠性。这些条件包括：

层间对齐：每一层的图案需要与下一层的图案精确地对齐，以避免电路的断路或短路。
层间隔离：每一层的材料需要与其他层的材料有足够的隔离，以防止电流的泄漏或干扰。
层间连接：每一层的电路需要与其他层的电路有有效的连接，以实现芯片的功能和性能。
层间厚度：每一层的材料需要有合适的厚度，以保证芯片的结构强度和电学特性。

集成电路的层间约束是芯片设计和制造的重要因素，它们影响着芯片的尺寸、速度、功耗、成本等指标。随着芯片技术的发展，层间约束也在不断变化和优化，以适应更高的集成度和更复杂的功能。

版图示例(Layout Example)

国际半导体技术路线图(The ITRS)

ITRS: International Technology Roadmap for Semiconductors

复杂性来源(The Complexit