FPGA高级结构设计（二）：面积结构设计

最新推荐文章于 2022-12-27 19:45:24 发布
原创 最新推荐文章于 2022-12-27 19:45:24 发布 · 481 阅读 · 0 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga开发

本文探讨了如何通过折叠流水线、控制逻辑复用、资源共享以及合理使用复位和置位来优化FPGA设计，减少逻辑门的消耗和面积。重点介绍了寄存器消耗、复位策略对面积的影响，以及如何巧妙利用这些策略减少与门和或门的使用，实现更高效的FPGA布线。

面积结构设计

折叠流水线

流水线是需要寄存中间结果的，这会带来寄存器的消耗，也就是会导致面积增大。

基于控制逻辑的复用

前提是复用的逻辑要比控制逻辑大

资源共享

在全局搜索相似功能的计数器逻辑，将其拿到全局中，供其他模块使用

复位对面积的影响

对于一些FPGA来说，不正确的复位反而会增大逻辑门的消耗，比如一些没有复位置位的寄存器，要是强制让其复位置位，只会让其他逻辑结构来构成复位和置位，另外对于一些RAM，移位寄存器同理，不正确的复位可能会增加面积。

但是于此同时，我们可以利用复位和置位来减少面积，比如利用复位来减少与门的使用，利用置位来减少或门的使用。

高级FPGA设计 结构、实现和优化.pdf
10-14
根据提供的文件信息，我们可以推断出这份文档主要关注的是高级FPGA（Field-Programmable Gate Array，现场可编程门阵列）的设计方法，包括结构、实现和优化等方面。接下来，我们将围绕这些方面展开详细的知识点说明...
高级FPGA设计 结构、实现和优化高清版文档
03-06
《高级FPGA设计：结构、实现和优化》是一本深入探讨FPGA技术的专业书籍，旨在帮助读者提升在FPGA设计领域的技能和理解。FPGA（Field-Programmable Gate Array）是可编程逻辑器件，其灵活性和高性能使其广泛应用于...
【读书笔记】高级FPGA设计之面积结构设计
记录学习历程
12-27 3856
折叠流水线可以优化在流水线级复制逻辑的流水线设计的面积。当共享逻辑比控制逻辑更大时，控制可以直接用来逻辑复用。对于面积是主要要求的紧凑设计，搜索在其他模块中有类似计数部件的资源，可以把他们放到层次上的全局位置，在多个功能范围之间共享。不正确的复位策略可以产生不必要的面积大的设计和抑制一些面积优化。优化的FPGA资源在不相容的复位分配到它时将不被利用，但利用一般的元件实现其功能，将占用更多的面积。DSPs和其他多功能资源一般对复位策略的变化是不灵活的。
fpga面积优化
yan1111112的博客
06-15 622
1、折叠流水线 2、串行化 3、资源复用 如要求很多个计数，可以在顶层文件设计一个计数程序，一起用。 4、尽量少用置位复位，这样置位复位引脚可以连接一些选通信号节省资源。
基于查找表的FPGA的面积和时序估算
VIP_Player的博客
03-09 1155
原论文题目为：《Area and Timing Estimation for Lookup Table Based FPGAs》 Abstract 有效的面积和时序估计技术在高级综合(HLS)中的重要性是众所周知的，因为它允许更有效地探索设计空间，同时为HLS工具提供预测特定技术工具对设计空间的影响的能力。以前的许多工作都集中在仅基于门数和/或文字计数使用非常简单的成本模型的估算技术上。这些模...
FPGA进阶（四）如何在书写代码时进行面积优化
weixin_42750542的博客
02-25 4190
如何在书写代码时进行面积优化 在之前讨论进行速度优化时候已经了解到，速度和面积往往是一对矛盾体，在此我们来讨论以下在写代码时候如何进行面积优化。 一、操作符平衡 之前介绍过通过使用括号来对乘法操作符进行平衡，使得各个输入到输出的延时从三级乘法减少到了两级乘法，从而达到速度优化的目的。同样，操作符平衡还可以达到面积优化的目的。可见操作符平衡是一个一举两得的好方法。通过下面这个例子可以看出是如何减小设计面积的： 如上图的例子，其代码是result <=abc*d;下图给出了其综合布局布线之后逻辑资源消耗
FPGA——速度和面积的基本认识
Cherish_x的博客
01-22 3324
速度是指整个工程稳定运行所能达到的最高时钟频率。 面积是值整个工程所需要的触发器、查找表或等效门的数量来衡量的。 速度和面积是一对矛盾体，在追求速度的同时，必然会增大面积。在工程中，我们能做的只有在速度和面积中取最优的方案。之前在学习中，一直没有关注面积的问题，其实在我们资源有限的情况下，应该要注重面积的最小化。
Xilinx篇FPGA设计高级技巧：速度与面积优化
根据提供的文件信息，本文将围绕FPGA设计高级技巧，特别是针对Xilinx器件的实践应用进行深入探讨，内容覆盖器件结构、性能优化（速度与面积）、关键路径处理以及线延时的压缩方法。 ### FPGA器件结构 FPGA（现场可...
高级FPGA设计+结构、实现和优化.rar
06-22
《高级FPGA设计：结构、实现和优化》是一本深入探讨FPGA技术的专业书籍，适合对数字系统设计有深厚兴趣的工程师和学者。FPGA（Field-Programmable Gate Array）是可编程逻辑器件，其灵活性和高性能在现代电子设计中...
FPGA(二):FPGA面积结构设计
Tristone的学习笔记
07-10 902
折叠流水线基于控制的逻辑复用资源共享复位对面积的影响小结
FPGA设计的基本原则
06-06
FPGA设计的基本原则 　　面积与速度折衷原则 　　面积和速度是 ASIC芯片设计中一对相互制约、影响成本和性能的指标，贯穿FPGA设计的始终。在 FPGA设计中，面积是指一个设计消耗的FPGA内部逻辑资源的数量，可以用消耗的触发器和查找表的个数或者是等效逻辑门数来衡量；速度是指一个设计在 FPGA上稳定运行时所能达到的最高频率，由设计时序状态决定。 　　关于面积和速度的折衷，应在满足设计时序和工作频率要求的前提下，占用最小的芯片面积；或者在所规定的面积下，使得设计的时序余量最大，能够在更高的频率上稳定运行。通常，在资源足够的情况下，更多是选择速度的最优，这也是FPGA的特点。在具体设计中，应根据具体性能指标要求，在保证系统功能和性能的同 时，降低资源消耗从而降低功耗和成本。
FPGA 设计如何进行面积优化（逻辑资源占用量优化）
热门推荐
zhuzhiqi11的专栏
07-17 1万+
FPGA面积优化 1 对于速度要求不是很高的情况下，我们可以把流水线设计成迭代的形式，从而重复利用FPGA功能相同的资源。 2 对于控制逻辑小于共享逻辑时，控制逻辑资源可以用来复用，例如FIR滤波器的实现过程中，乘法器是一个共享的资源，我们可以通过控制资源实现状态机，从而复用乘法器，当然这样也牺牲了面积。 3 对于具有类似计数单元的模块，可以采用全局的计数器，以减小面积。例如
FPGA速度和面积
yundanfengqing_nuc的专栏
10-18 4317
速度和面积是FPGA设计中永恒的话题。 一、速度 所谓速度，是指整个工程稳定运行所能够达到的最高时钟频率，它不仅和FPGA内部各个寄存器的建立时间、保持时间以及FPGA与外部器件接口的各种时序要求有关，而且还和两个紧邻的寄存器间（有紧密逻辑关系的寄存器）的逻辑延时、走线延时有关。 二、面积 所谓面积，可以通过一个工程运行所消耗的触发器（FF）、查找表（LUT）数量或者等效门数量来衡量。
FPGA面积优化
数字IC那些事儿的博客
12-29 1554
1、什么是面积优化？ 虽然集成电路是有厚度的，但在单元模块的布局上，各个模块之间是平铺的关系。在完成相同逻辑功能的基础上，减少模块的数量，就可以减少所占的面积，所以叫面积优化 ...
FPGA 面积与速度互换
luoai_2666的博客
08-29 1601
面积换速度 流水线 Verilog 流水线设计 Pipeline 乒乓操作 Verilog 乒乓操作 逻辑复制（并行化） https://www.cnblogs.com/linjie-swust/archive/2012/03/27/FPGA_verilog.html 1）如果信号的扇出非常大，那么为了增加这个信号的驱动能力，一种办法就是插入多级Buffer，但是这样虽然能增加驱动能力，但是也增加了这个信号的路径延时。 原因见 数字IC中的buffer 解决该问题常用方法为驱动信号逻辑复制，即对扇出很大
FPGA学习小记（一）流水线思想
sinat_30047663的博客
08-13 1228
FPGA学习小记（一）流水线思想流水线原理原理个人理解举例代码举例非理想（带阻塞）流水线 流水线原理 原理 流水线设计就是将组合逻辑系统地分割，并在各个部分之间插入寄存器，并暂存中间数据的方法。目的是将一个大操作分解为若干个小操作，每一个小操作的时间变小并且并行执行，提高系统频率，所以能够提高数据的吞吐率。 个人理解 通俗一点的理解方法我们可以举个不是特别恰当的例子：假设我们要将刚生产出的手机进行包装，那么需要三个步骤： 1、将手机装入盒子里 2、盖上盒盖 3、封上塑膜 那么假设每个步骤需要5S的话，一位工
ISE 综合面积报告分析
liu33853的专栏
08-30 5393
原文URL： http://blog.sina.com.cn/s/blog_8383808c0100ywmw.html Ref: http://www.baisi.net/viewthread.php?tid=307745
全国大学生电子设计竞赛2017年E题 自适应滤波器
输出每日所学，供大家学习使用
09-30 5768
本题拟采用实时采样的方式来进行自适应滤波。 学过数字信号处理都知道，频率分辨率是采样率除以采样点数，而这道题提高部分要求10Hz的分辨率，经过前期的分析，我们采用采样率为4MHz，那么就是说我们需要采样到至少400k个点才能进行一次自适应，而采样这么多点需要的时间是1/10 = 0.1s，所以每进行一次自适应就需要花费0.1s的时间。 而提高部分又要求要在1s内完成，所以我们大概可以进行7到8次的滤波。 经过matlab仿真不断移相噪声相减得到的相减波形能量如下结果 噪声是正弦波时，移相的能量变化图 噪
HDLBits刷题网站错误总结（持续更新）
输出每日所学，供大家学习使用
08-20 3144
1、assign 语句是不能用非阻塞语句赋值的 ，只有reg才可以用非阻塞语句赋值，但是assign既可以给wire型变量赋值也可以给reg型变量赋值 2、异或和同或的一个简单辨析方法，一般我们都是先学习异或，而且异或用的比较多，所以异或是^，同或是异或的非，所以同或是~ ^。 ...
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值