基于FPGA开发的高精度频率计

频率计是一种用于测量信号频率的仪器。在许多应用中，特别是在通信和信号处理领域，需要准确测量信号的频率。本文将介绍如何使用FPGA开发一个高精度的频率计，并提供相应的源代码。

1. 硬件设计
   在FPGA上实现高精度频率计的第一步是设计硬件电路。我们将使用Verilog HDL语言来描述电路的功能和结构。

首先，我们需要一个时钟模块来提供基准时钟信号。以下是一个简单的Verilog代码示例：

module clock_module (
    input wire clk_in,
    output wire clk_out
);
    
reg [31:0] counter;

always @(posedge clk_in) begin
    if (counter == 32'd50000000) begin
        counter <= 0;
        clk_out <= ~clk_out;
    end else begin
        counter <= counter + 1;
    end
end

endmodule

在上面的代码中，我们使用一个32位的计数器来计算输入时钟信号的周期数。当计数器达到50000000（半个周期）时，我们切换输出时钟信号的状态。

接下来，我们需要一个计数器模块来测量输入信号的周期数。以下是一个简单的Verilog代码示例：

module counter_module (